target/linux/ar71xx/files/drivers/net/ethernet/atheros/ag71xx/ag71xx_main.c

   1 /*
   2  *  Atheros AR71xx built-in ethernet mac driver
   3  *
   4  *  Copyright (C) 2008-2010 Gabor Juhos <juhosg@openwrt.org>
   5  *  Copyright (C) 2008 Imre Kaloz <kaloz@openwrt.org>
   6  *
   7  *  Based on Atheros' AG7100 driver
   8  *
   9  *  This program is free software; you can redistribute it and/or modify it
  10  *  under the terms of the GNU General Public License version 2 as published
  11  *  by the Free Software Foundation.
  12  */
  13
  14 #include "ag71xx.h"
  15
  16 #define AG71XX_DEFAULT_MSG_ENABLE       \
  17         (NETIF_MSG_DRV                  \
  18         | NETIF_MSG_PROBE               \
  19         | NETIF_MSG_LINK                \
  20         | NETIF_MSG_TIMER               \
  21         | NETIF_MSG_IFDOWN              \
  22         | NETIF_MSG_IFUP                \
  23         | NETIF_MSG_RX_ERR              \
  24         | NETIF_MSG_TX_ERR)
  25
  26 static int ag71xx_msg_level = -1;
  27
  28 module_param_named(msg_level, ag71xx_msg_level, int, 0);
  29 MODULE_PARM_DESC(msg_level, "Message level (-1=defaults,0=none,...,16=all)");
  30
  31 #define ETH_SWITCH_HEADER_LEN   2
  32
  33 static int ag71xx_tx_packets(struct ag71xx *ag, bool flush);
  34
  35 static inline unsigned int ag71xx_max_frame_len(unsigned int mtu)
  36 {
  37         return ETH_SWITCH_HEADER_LEN + ETH_HLEN + VLAN_HLEN + mtu + ETH_FCS_LEN;
  38 }
  39
  40 static void ag71xx_dump_dma_regs(struct ag71xx *ag)
  41 {
  42         DBG("%s: dma_tx_ctrl=%08x, dma_tx_desc=%08x, dma_tx_status=%08x\n",
  43                 ag->dev->name,
  44                 ag71xx_rr(ag, AG71XX_REG_TX_CTRL),
  45                 ag71xx_rr(ag, AG71XX_REG_TX_DESC),
  46                 ag71xx_rr(ag, AG71XX_REG_TX_STATUS));
  47
  48         DBG("%s: dma_rx_ctrl=%08x, dma_rx_desc=%08x, dma_rx_status=%08x\n",
  49                 ag->dev->name,
  50                 ag71xx_rr(ag, AG71XX_REG_RX_CTRL),
  51                 ag71xx_rr(ag, AG71XX_REG_RX_DESC),
  52                 ag71xx_rr(ag, AG71XX_REG_RX_STATUS));
  53 }
  54
  55 static void ag71xx_dump_regs(struct ag71xx *ag)
  56 {
  57         DBG("%s: mac_cfg1=%08x, mac_cfg2=%08x, ipg=%08x, hdx=%08x, mfl=%08x\n",
  58                 ag->dev->name,
  59                 ag71xx_rr(ag, AG71XX_REG_MAC_CFG1),
  60                 ag71xx_rr(ag, AG71XX_REG_MAC_CFG2),
  61                 ag71xx_rr(ag, AG71XX_REG_MAC_IPG),
  62                 ag71xx_rr(ag, AG71XX_REG_MAC_HDX),
  63                 ag71xx_rr(ag, AG71XX_REG_MAC_MFL));
  64         DBG("%s: mac_ifctl=%08x, mac_addr1=%08x, mac_addr2=%08x\n",
  65                 ag->dev->name,
  66                 ag71xx_rr(ag, AG71XX_REG_MAC_IFCTL),
  67                 ag71xx_rr(ag, AG71XX_REG_MAC_ADDR1),
  68                 ag71xx_rr(ag, AG71XX_REG_MAC_ADDR2));
  69         DBG("%s: fifo_cfg0=%08x, fifo_cfg1=%08x, fifo_cfg2=%08x\n",
  70                 ag->dev->name,
  71                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG0),
  72                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG1),
  73                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG2));
  74         DBG("%s: fifo_cfg3=%08x, fifo_cfg4=%08x, fifo_cfg5=%08x\n",
  75                 ag->dev->name,
  76                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG3),
  77                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG4),
  78                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG5));
  79 }
  80
  81 static inline void ag71xx_dump_intr(struct ag71xx *ag, char *label, u32 intr)
  82 {
  83         DBG("%s: %s intr=%08x %s%s%s%s%s%s\n",
  84                 ag->dev->name, label, intr,
  85                 (intr & AG71XX_INT_TX_PS) ? "TXPS " : "",
  86                 (intr & AG71XX_INT_TX_UR) ? "TXUR " : "",
  87                 (intr & AG71XX_INT_TX_BE) ? "TXBE " : "",
  88                 (intr & AG71XX_INT_RX_PR) ? "RXPR " : "",
  89                 (intr & AG71XX_INT_RX_OF) ? "RXOF " : "",
  90                 (intr & AG71XX_INT_RX_BE) ? "RXBE " : "");
  91 }
  92
  93 static void ag71xx_ring_free(struct ag71xx_ring *ring)
  94 {
  95         kfree(ring->buf);
  96
  97         if (ring->descs_cpu)
  98                 dma_free_coherent(NULL, ring->size * ring->desc_size,
  99                                   ring->descs_cpu, ring->descs_dma);
 100 }
 101
 102 static int ag71xx_ring_alloc(struct ag71xx_ring *ring)
 103 {
 104         int err;
 105
 106         ring->desc_size = sizeof(struct ag71xx_desc);
 107         if (ring->desc_size % cache_line_size()) {
 108                 DBG("ag71xx: ring %p, desc size %u rounded to %u\n",
 109                         ring, ring->desc_size,
 110                         roundup(ring->desc_size, cache_line_size()));
 111                 ring->desc_size = roundup(ring->desc_size, cache_line_size());
 112         }
 113
 114         ring->descs_cpu = dma_alloc_coherent(NULL, ring->size * ring->desc_size,
 115                                              &ring->descs_dma, GFP_ATOMIC);
 116         if (!ring->descs_cpu) {
 117                 err = -ENOMEM;
 118                 goto err;
 119         }
 120
 121
 122         ring->buf = kzalloc(ring->size * sizeof(*ring->buf), GFP_KERNEL);
 123         if (!ring->buf) {
 124                 err = -ENOMEM;
 125                 goto err;
 126         }
 127
 128         return 0;
 129
 130 err:
 131         return err;
 132 }
 133
 134 static void ag71xx_ring_tx_clean(struct ag71xx *ag)
 135 {
 136         struct ag71xx_ring *ring = &ag->tx_ring;
 137         struct net_device *dev = ag->dev;
 138         u32 bytes_compl = 0, pkts_compl = 0;
 139
 140         while (ring->curr != ring->dirty) {
 141                 struct ag71xx_desc *desc;
 142                 u32 i = ring->dirty % ring->size;
 143
 144                 desc = ag71xx_ring_desc(ring, i);
 145                 if (!ag71xx_desc_empty(desc)) {
 146                         desc->ctrl = 0;
 147                         dev->stats.tx_errors++;
 148                 }
 149
 150                 if (ring->buf[i].skb) {
 151                         bytes_compl += ring->buf[i].len;
 152                         pkts_compl++;
 153                         dev_kfree_skb_any(ring->buf[i].skb);
 154                 }
 155                 ring->buf[i].skb = NULL;
 156                 ring->dirty++;
 157         }
 158
 159         /* flush descriptors */
 160         wmb();
 161
 162         netdev_completed_queue(dev, pkts_compl, bytes_compl);
 163 }
 164
 165 static void ag71xx_ring_tx_init(struct ag71xx *ag)
 166 {
 167         struct ag71xx_ring *ring = &ag->tx_ring;
 168         int i;
 169
 170         for (i = 0; i < ring->size; i++) {
 171                 struct ag71xx_desc *desc = ag71xx_ring_desc(ring, i);
 172
 173                 desc->next = (u32) (ring->descs_dma +
 174                         ring->desc_size * ((i + 1) % ring->size));
 175
 176                 desc->ctrl = DESC_EMPTY;
 177                 ring->buf[i].skb = NULL;
 178         }
 179
 180         /* flush descriptors */
 181         wmb();
 182
 183         ring->curr = 0;
 184         ring->dirty = 0;
 185         netdev_reset_queue(ag->dev);
 186 }
 187
 188 static void ag71xx_ring_rx_clean(struct ag71xx *ag)
 189 {
 190         struct ag71xx_ring *ring = &ag->rx_ring;
 191         int i;
 192
 193         if (!ring->buf)
 194                 return;
 195
 196         for (i = 0; i < ring->size; i++)
 197                 if (ring->buf[i].rx_buf) {
 198                         dma_unmap_single(&ag->dev->dev, ring->buf[i].dma_addr,
 199                                          ag->rx_buf_size, DMA_FROM_DEVICE);
 200                         kfree(ring->buf[i].rx_buf);
 201                 }
 202 }
 203
 204 static int ag71xx_buffer_offset(struct ag71xx *ag)
 205 {
 206         int offset = NET_SKB_PAD;
 207
 208         /*
 209          * On AR71xx/AR91xx packets must be 4-byte aligned.
 210          *
 211          * When using builtin AR8216 support, hardware adds a 2-byte header,
 212          * so we don't need any extra alignment in that case.
 213          */
 214         if (!ag71xx_get_pdata(ag)->is_ar724x || ag71xx_has_ar8216(ag))
 215                 return offset;
 216
 217         return offset + NET_IP_ALIGN;
 218 }
 219
 220 static bool ag71xx_fill_rx_buf(struct ag71xx *ag, struct ag71xx_buf *buf,
 221                                int offset)
 222 {
 223         struct ag71xx_ring *ring = &ag->rx_ring;
 224         struct ag71xx_desc *desc = ag71xx_ring_desc(ring, buf - &ring->buf[0]);
 225         void *data;
 226
 227         data = kmalloc(ag->rx_buf_size +
 228                        SKB_DATA_ALIGN(sizeof(struct skb_shared_info)),
 229                        GFP_ATOMIC);
 230         if (!data)
 231                 return false;
 232
 233         buf->rx_buf = data;
 234         buf->dma_addr = dma_map_single(&ag->dev->dev, data, ag->rx_buf_size,
 235                                        DMA_FROM_DEVICE);
 236         desc->data = (u32) buf->dma_addr + offset;
 237         return true;
 238 }
 239
 240 static int ag71xx_ring_rx_init(struct ag71xx *ag)
 241 {
 242         struct ag71xx_ring *ring = &ag->rx_ring;
 243         unsigned int i;
 244         int ret;
 245         int offset = ag71xx_buffer_offset(ag);
 246
 247         ret = 0;
 248         for (i = 0; i < ring->size; i++) {
 249                 struct ag71xx_desc *desc = ag71xx_ring_desc(ring, i);
 250
 251                 desc->next = (u32) (ring->descs_dma +
 252                         ring->desc_size * ((i + 1) % ring->size));
 253
 254                 DBG("ag71xx: RX desc at %p, next is %08x\n",
 255                         desc, desc->next);
 256         }
 257
 258         for (i = 0; i < ring->size; i++) {
 259                 struct ag71xx_desc *desc = ag71xx_ring_desc(ring, i);
 260
 261                 if (!ag71xx_fill_rx_buf(ag, &ring->buf[i], offset)) {
 262                         ret = -ENOMEM;
 263                         break;
 264                 }
 265
 266                 desc->ctrl = DESC_EMPTY;
 267         }
 268
 269         /* flush descriptors */
 270         wmb();
 271
 272         ring->curr = 0;
 273         ring->dirty = 0;
 274
 275         return ret;
 276 }
 277
 278 static int ag71xx_ring_rx_refill(struct ag71xx *ag)
 279 {
 280         struct ag71xx_ring *ring = &ag->rx_ring;
 281         unsigned int count;
 282         int offset = ag71xx_buffer_offset(ag);
 283
 284         count = 0;
 285         for (; ring->curr - ring->dirty > 0; ring->dirty++) {
 286                 struct ag71xx_desc *desc;
 287                 unsigned int i;
 288
 289                 i = ring->dirty % ring->size;
 290                 desc = ag71xx_ring_desc(ring, i);
 291
 292                 if (!ring->buf[i].rx_buf &&
 293                     !ag71xx_fill_rx_buf(ag, &ring->buf[i], offset))
 294                         break;
 295
 296                 desc->ctrl = DESC_EMPTY;
 297                 count++;
 298         }
 299
 300         /* flush descriptors */
 301         wmb();
 302
 303         DBG("%s: %u rx descriptors refilled\n", ag->dev->name, count);
 304
 305         return count;
 306 }
 307
 308 static int ag71xx_rings_init(struct ag71xx *ag)
 309 {
 310         int ret;
 311
 312         ret = ag71xx_ring_alloc(&ag->tx_ring);
 313         if (ret)
 314                 return ret;
 315
 316         ag71xx_ring_tx_init(ag);
 317
 318         ret = ag71xx_ring_alloc(&ag->rx_ring);
 319         if (ret)
 320                 return ret;
 321
 322         ret = ag71xx_ring_rx_init(ag);
 323         return ret;
 324 }
 325
 326 static void ag71xx_rings_cleanup(struct ag71xx *ag)
 327 {
 328         ag71xx_ring_rx_clean(ag);
 329         ag71xx_ring_free(&ag->rx_ring);
 330
 331         ag71xx_ring_tx_clean(ag);
 332         netdev_reset_queue(ag->dev);
 333         ag71xx_ring_free(&ag->tx_ring);
 334 }
 335
 336 static unsigned char *ag71xx_speed_str(struct ag71xx *ag)
 337 {
 338         switch (ag->speed) {
 339         case SPEED_1000:
 340                 return "1000";
 341         case SPEED_100:
 342                 return "100";
 343         case SPEED_10:
 344                 return "10";
 345         }
 346
 347         return "?";
 348 }
 349
 350 static void ag71xx_hw_set_macaddr(struct ag71xx *ag, unsigned char *mac)
 351 {
 352         u32 t;
 353
 354         t = (((u32) mac[5]) << 24) | (((u32) mac[4]) << 16)
 355           | (((u32) mac[3]) << 8) | ((u32) mac[2]);
 356
 357         ag71xx_wr(ag, AG71XX_REG_MAC_ADDR1, t);
 358
 359         t = (((u32) mac[1]) << 24) | (((u32) mac[0]) << 16);
 360         ag71xx_wr(ag, AG71XX_REG_MAC_ADDR2, t);
 361 }
 362
 363 static void ag71xx_dma_reset(struct ag71xx *ag)
 364 {
 365         u32 val;
 366         int i;
 367
 368         ag71xx_dump_dma_regs(ag);
 369
 370         /* stop RX and TX */
 371         ag71xx_wr(ag, AG71XX_REG_RX_CTRL, 0);
 372         ag71xx_wr(ag, AG71XX_REG_TX_CTRL, 0);
 373
 374         /*
 375          * give the hardware some time to really stop all rx/tx activity
 376          * clearing the descriptors too early causes random memory corruption
 377          */
 378         mdelay(1);
 379
 380         /* clear descriptor addresses */
 381         ag71xx_wr(ag, AG71XX_REG_TX_DESC, ag->stop_desc_dma);
 382         ag71xx_wr(ag, AG71XX_REG_RX_DESC, ag->stop_desc_dma);
 383
 384         /* clear pending RX/TX interrupts */
 385         for (i = 0; i < 256; i++) {
 386                 ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_PR);
 387                 ag71xx_wr(ag, AG71XX_REG_TX_STATUS, TX_STATUS_PS);
 388         }
 389
 390         /* clear pending errors */
 391         ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_BE | RX_STATUS_OF);
 392         ag71xx_wr(ag, AG71XX_REG_TX_STATUS, TX_STATUS_BE | TX_STATUS_UR);
 393
 394         val = ag71xx_rr(ag, AG71XX_REG_RX_STATUS);
 395         if (val)
 396                 pr_alert("%s: unable to clear DMA Rx status: %08x\n",
 397                          ag->dev->name, val);
 398
 399         val = ag71xx_rr(ag, AG71XX_REG_TX_STATUS);
 400
 401         /* mask out reserved bits */
 402         val &= ~0xff000000;
 403
 404         if (val)
 405                 pr_alert("%s: unable to clear DMA Tx status: %08x\n",
 406                          ag->dev->name, val);
 407
 408         ag71xx_dump_dma_regs(ag);
 409 }
 410
 411 #define MAC_CFG1_INIT   (MAC_CFG1_RXE | MAC_CFG1_TXE | \
 412                          MAC_CFG1_SRX | MAC_CFG1_STX)
 413
 414 #define FIFO_CFG0_INIT  (FIFO_CFG0_ALL << FIFO_CFG0_ENABLE_SHIFT)
 415
 416 #define FIFO_CFG4_INIT  (FIFO_CFG4_DE | FIFO_CFG4_DV | FIFO_CFG4_FC | \
 417                          FIFO_CFG4_CE | FIFO_CFG4_CR | FIFO_CFG4_LM | \
 418                          FIFO_CFG4_LO | FIFO_CFG4_OK | FIFO_CFG4_MC | \
 419                          FIFO_CFG4_BC | FIFO_CFG4_DR | FIFO_CFG4_LE | \
 420                          FIFO_CFG4_CF | FIFO_CFG4_PF | FIFO_CFG4_UO | \
 421                          FIFO_CFG4_VT)
 422
 423 #define FIFO_CFG5_INIT  (FIFO_CFG5_DE | FIFO_CFG5_DV | FIFO_CFG5_FC | \
 424                          FIFO_CFG5_CE | FIFO_CFG5_LO | FIFO_CFG5_OK | \
 425                          FIFO_CFG5_MC | FIFO_CFG5_BC | FIFO_CFG5_DR | \
 426                          FIFO_CFG5_CF | FIFO_CFG5_PF | FIFO_CFG5_VT | \
 427                          FIFO_CFG5_LE | FIFO_CFG5_FT | FIFO_CFG5_16 | \
 428                          FIFO_CFG5_17 | FIFO_CFG5_SF)
 429
 430 static void ag71xx_hw_stop(struct ag71xx *ag)
 431 {
 432         /* disable all interrupts and stop the rx/tx engine */
 433         ag71xx_wr(ag, AG71XX_REG_INT_ENABLE, 0);
 434         ag71xx_wr(ag, AG71XX_REG_RX_CTRL, 0);
 435         ag71xx_wr(ag, AG71XX_REG_TX_CTRL, 0);
 436 }
 437
 438 static void ag71xx_hw_setup(struct ag71xx *ag)
 439 {
 440         struct ag71xx_platform_data *pdata = ag71xx_get_pdata(ag);
 441
 442         /* setup MAC configuration registers */
 443         ag71xx_wr(ag, AG71XX_REG_MAC_CFG1, MAC_CFG1_INIT);
 444
 445         ag71xx_sb(ag, AG71XX_REG_MAC_CFG2,
 446                   MAC_CFG2_PAD_CRC_EN | MAC_CFG2_LEN_CHECK);
 447
 448         /* setup max frame length to zero */
 449         ag71xx_wr(ag, AG71XX_REG_MAC_MFL, 0);
 450
 451         /* setup FIFO configuration registers */
 452         ag71xx_wr(ag, AG71XX_REG_FIFO_CFG0, FIFO_CFG0_INIT);
 453         if (pdata->is_ar724x) {
 454                 ag71xx_wr(ag, AG71XX_REG_FIFO_CFG1, pdata->fifo_cfg1);
 455                 ag71xx_wr(ag, AG71XX_REG_FIFO_CFG2, pdata->fifo_cfg2);
 456         } else {
 457                 ag71xx_wr(ag, AG71XX_REG_FIFO_CFG1, 0x0fff0000);
 458                 ag71xx_wr(ag, AG71XX_REG_FIFO_CFG2, 0x00001fff);
 459         }
 460         ag71xx_wr(ag, AG71XX_REG_FIFO_CFG4, FIFO_CFG4_INIT);
 461         ag71xx_wr(ag, AG71XX_REG_FIFO_CFG5, FIFO_CFG5_INIT);
 462 }
 463
 464 static void ag71xx_hw_init(struct ag71xx *ag)
 465 {
 466         struct ag71xx_platform_data *pdata = ag71xx_get_pdata(ag);
 467         u32 reset_mask = pdata->reset_bit;
 468
 469         ag71xx_hw_stop(ag);
 470
 471         if (pdata->is_ar724x) {
 472                 u32 reset_phy = reset_mask;
 473
 474                 reset_phy &= AR71XX_RESET_GE0_PHY | AR71XX_RESET_GE1_PHY;
 475                 reset_mask &= ~(AR71XX_RESET_GE0_PHY | AR71XX_RESET_GE1_PHY);
 476
 477                 ath79_device_reset_set(reset_phy);
 478                 msleep(50);
 479                 ath79_device_reset_clear(reset_phy);
 480                 msleep(200);
 481         }
 482
 483         ag71xx_sb(ag, AG71XX_REG_MAC_CFG1, MAC_CFG1_SR);
 484         udelay(20);
 485
 486         ath79_device_reset_set(reset_mask);
 487         msleep(100);
 488         ath79_device_reset_clear(reset_mask);
 489         msleep(200);
 490
 491         ag71xx_hw_setup(ag);
 492
 493         ag71xx_dma_reset(ag);
 494 }
 495
 496 static void ag71xx_fast_reset(struct ag71xx *ag)
 497 {
 498         struct ag71xx_platform_data *pdata = ag71xx_get_pdata(ag);
 499         struct net_device *dev = ag->dev;
 500         u32 reset_mask = pdata->reset_bit;
 501         u32 rx_ds, tx_ds;
 502         u32 mii_reg;
 503
 504         reset_mask &= AR71XX_RESET_GE0_MAC | AR71XX_RESET_GE1_MAC;
 505
 506         mii_reg = ag71xx_rr(ag, AG71XX_REG_MII_CFG);
 507         rx_ds = ag71xx_rr(ag, AG71XX_REG_RX_DESC);
 508         tx_ds = ag71xx_rr(ag, AG71XX_REG_TX_DESC);
 509
 510         ath79_device_reset_set(reset_mask);
 511         udelay(10);
 512         ath79_device_reset_clear(reset_mask);
 513         udelay(10);
 514
 515         ag71xx_dma_reset(ag);
 516         ag71xx_hw_setup(ag);
 517         ag71xx_tx_packets(ag, true);
 518
 519         /* setup max frame length */
 520         ag71xx_wr(ag, AG71XX_REG_MAC_MFL,
 521                   ag71xx_max_frame_len(ag->dev->mtu));
 522
 523         ag71xx_wr(ag, AG71XX_REG_RX_DESC, rx_ds);
 524         ag71xx_wr(ag, AG71XX_REG_TX_DESC, tx_ds);
 525         ag71xx_wr(ag, AG71XX_REG_MII_CFG, mii_reg);
 526
 527         ag71xx_hw_set_macaddr(ag, dev->dev_addr);
 528 }
 529
 530 static void ag71xx_hw_start(struct ag71xx *ag)
 531 {
 532         /* start RX engine */
 533         ag71xx_wr(ag, AG71XX_REG_RX_CTRL, RX_CTRL_RXE);
 534
 535         /* enable interrupts */
 536         ag71xx_wr(ag, AG71XX_REG_INT_ENABLE, AG71XX_INT_INIT);
 537
 538         netif_wake_queue(ag->dev);
 539 }
 540
 541 void ag71xx_link_adjust(struct ag71xx *ag)
 542 {
 543         struct ag71xx_platform_data *pdata = ag71xx_get_pdata(ag);
 544         u32 cfg2;
 545         u32 ifctl;
 546         u32 fifo5;
 547         u32 fifo3;
 548
 549         if (!ag->link) {
 550                 ag71xx_hw_stop(ag);
 551                 netif_carrier_off(ag->dev);
 552                 if (netif_msg_link(ag))
 553                         pr_info("%s: link down\n", ag->dev->name);
 554                 return;
 555         }
 556
 557         if (pdata->is_ar724x)
 558                 ag71xx_fast_reset(ag);
 559
 560         cfg2 = ag71xx_rr(ag, AG71XX_REG_MAC_CFG2);
 561         cfg2 &= ~(MAC_CFG2_IF_1000 | MAC_CFG2_IF_10_100 | MAC_CFG2_FDX);
 562         cfg2 |= (ag->duplex) ? MAC_CFG2_FDX : 0;
 563
 564         ifctl = ag71xx_rr(ag, AG71XX_REG_MAC_IFCTL);
 565         ifctl &= ~(MAC_IFCTL_SPEED);
 566
 567         fifo5 = ag71xx_rr(ag, AG71XX_REG_FIFO_CFG5);
 568         fifo5 &= ~FIFO_CFG5_BM;
 569
 570         switch (ag->speed) {
 571         case SPEED_1000:
 572                 cfg2 |= MAC_CFG2_IF_1000;
 573                 fifo5 |= FIFO_CFG5_BM;
 574                 break;
 575         case SPEED_100:
 576                 cfg2 |= MAC_CFG2_IF_10_100;
 577                 ifctl |= MAC_IFCTL_SPEED;
 578                 break;
 579         case SPEED_10:
 580                 cfg2 |= MAC_CFG2_IF_10_100;
 581                 break;
 582         default:
 583                 BUG();
 584                 return;
 585         }
 586
 587         if (pdata->is_ar91xx)
 588                 fifo3 = 0x00780fff;
 589         else if (pdata->is_ar724x)
 590                 fifo3 = pdata->fifo_cfg3;
 591         else
 592                 fifo3 = 0x008001ff;
 593
 594         if (ag->tx_ring.desc_split) {
 595                 fifo3 &= 0xffff;
 596                 fifo3 |= ((2048 - ag->tx_ring.desc_split) / 4) << 16;
 597         }
 598
 599         ag71xx_wr(ag, AG71XX_REG_FIFO_CFG3, fifo3);
 600
 601         if (pdata->set_speed)
 602                 pdata->set_speed(ag->speed);
 603
 604         ag71xx_wr(ag, AG71XX_REG_MAC_CFG2, cfg2);
 605         ag71xx_wr(ag, AG71XX_REG_FIFO_CFG5, fifo5);
 606         ag71xx_wr(ag, AG71XX_REG_MAC_IFCTL, ifctl);
 607         ag71xx_hw_start(ag);
 608
 609         netif_carrier_on(ag->dev);
 610         if (netif_msg_link(ag))
 611                 pr_info("%s: link up (%sMbps/%s duplex)\n",
 612                         ag->dev->name,
 613                         ag71xx_speed_str(ag),
 614                         (DUPLEX_FULL == ag->duplex) ? "Full" : "Half");
 615
 616         DBG("%s: fifo_cfg0=%#x, fifo_cfg1=%#x, fifo_cfg2=%#x\n",
 617                 ag->dev->name,
 618                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG0),
 619                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG1),
 620                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG2));
 621
 622         DBG("%s: fifo_cfg3=%#x, fifo_cfg4=%#x, fifo_cfg5=%#x\n",
 623                 ag->dev->name,
 624                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG3),
 625                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG4),
 626                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG5));
 627
 628         DBG("%s: mac_cfg2=%#x, mac_ifctl=%#x\n",
 629                 ag->dev->name,
 630                 ag71xx_rr(ag, AG71XX_REG_MAC_CFG2),
 631                 ag71xx_rr(ag, AG71XX_REG_MAC_IFCTL));
 632 }
 633
 634 static int ag71xx_open(struct net_device *dev)
 635 {
 636         struct ag71xx *ag = netdev_priv(dev);
 637         unsigned int max_frame_len;
 638         int ret;
 639
 640         max_frame_len = ag71xx_max_frame_len(dev->mtu);
 641         ag->rx_buf_size = max_frame_len + NET_SKB_PAD + NET_IP_ALIGN;
 642
 643         /* setup max frame length */
 644         ag71xx_wr(ag, AG71XX_REG_MAC_MFL, max_frame_len);
 645
 646         ret = ag71xx_rings_init(ag);
 647         if (ret)
 648                 goto err;
 649
 650         napi_enable(&ag->napi);
 651
 652         netif_carrier_off(dev);
 653         ag71xx_phy_start(ag);
 654
 655         ag71xx_wr(ag, AG71XX_REG_TX_DESC, ag->tx_ring.descs_dma);
 656         ag71xx_wr(ag, AG71XX_REG_RX_DESC, ag->rx_ring.descs_dma);
 657
 658         ag71xx_hw_set_macaddr(ag, dev->dev_addr);
 659
 660         netif_start_queue(dev);
 661
 662         return 0;
 663
 664 err:
 665         ag71xx_rings_cleanup(ag);
 666         return ret;
 667 }
 668
 669 static int ag71xx_stop(struct net_device *dev)
 670 {
 671         struct ag71xx *ag = netdev_priv(dev);
 672         unsigned long flags;
 673
 674         netif_carrier_off(dev);
 675         ag71xx_phy_stop(ag);
 676
 677         spin_lock_irqsave(&ag->lock, flags);
 678
 679         netif_stop_queue(dev);
 680
 681         ag71xx_hw_stop(ag);
 682         ag71xx_dma_reset(ag);
 683
 684         napi_disable(&ag->napi);
 685         del_timer_sync(&ag->oom_timer);
 686
 687         spin_unlock_irqrestore(&ag->lock, flags);
 688
 689         ag71xx_rings_cleanup(ag);
 690
 691         return 0;
 692 }
 693
 694 static int ag71xx_fill_dma_desc(struct ag71xx_ring *ring, u32 addr, int len)
 695 {
 696         int i;
 697         struct ag71xx_desc *desc;
 698         int ndesc = 0;
 699         int split = ring->desc_split;
 700
 701         if (!split)
 702                 split = len;
 703
 704         while (len > 0) {
 705                 unsigned int cur_len = len;
 706
 707                 i = (ring->curr + ndesc) % ring->size;
 708                 desc = ag71xx_ring_desc(ring, i);
 709
 710                 if (!ag71xx_desc_empty(desc))
 711                         return -1;
 712
 713                 if (cur_len > split) {
 714                         cur_len = split;
 715
 716                         /*
 717                          * TX will hang if DMA transfers <= 4 bytes,
 718                          * make sure next segment is more than 4 bytes long.
 719                          */
 720                         if (len <= split + 4)
 721                                 cur_len -= 4;
 722                 }
 723
 724                 desc->data = addr;
 725                 addr += cur_len;
 726                 len -= cur_len;
 727
 728                 if (len > 0)
 729                         cur_len |= DESC_MORE;
 730
 731                 /* prevent early tx attempt of this descriptor */
 732                 if (!ndesc)
 733                         cur_len |= DESC_EMPTY;
 734
 735                 desc->ctrl = cur_len;
 736                 ndesc++;
 737         }
 738
 739         return ndesc;
 740 }
 741
 742 static netdev_tx_t ag71xx_hard_start_xmit(struct sk_buff *skb,
 743                                           struct net_device *dev)
 744 {
 745         struct ag71xx *ag = netdev_priv(dev);
 746         struct ag71xx_ring *ring = &ag->tx_ring;
 747         struct ag71xx_desc *desc;
 748         dma_addr_t dma_addr;
 749         int i, n, ring_min;
 750
 751         if (ag71xx_has_ar8216(ag))
 752                 ag71xx_add_ar8216_header(ag, skb);
 753
 754         if (skb->len <= 4) {
 755                 DBG("%s: packet len is too small\n", ag->dev->name);
 756                 goto err_drop;
 757         }
 758
 759         dma_addr = dma_map_single(&dev->dev, skb->data, skb->len,
 760                                   DMA_TO_DEVICE);
 761
 762         i = ring->curr % ring->size;
 763         desc = ag71xx_ring_desc(ring, i);
 764
 765         /* setup descriptor fields */
 766         n = ag71xx_fill_dma_desc(ring, (u32) dma_addr, skb->len & ag->desc_pktlen_mask);
 767         if (n < 0)
 768                 goto err_drop_unmap;
 769
 770         i = (ring->curr + n - 1) % ring->size;
 771         ring->buf[i].len = skb->len;
 772         ring->buf[i].skb = skb;
 773         ring->buf[i].timestamp = jiffies;
 774
 775         netdev_sent_queue(dev, skb->len);
 776
 777         desc->ctrl &= ~DESC_EMPTY;
 778         ring->curr += n;
 779
 780         /* flush descriptor */
 781         wmb();
 782
 783         ring_min = 2;
 784         if (ring->desc_split)
 785             ring_min *= AG71XX_TX_RING_DS_PER_PKT;
 786
 787         if (ring->curr - ring->dirty >= ring->size - ring_min) {
 788                 DBG("%s: tx queue full\n", dev->name);
 789                 netif_stop_queue(dev);
 790         }
 791
 792         DBG("%s: packet injected into TX queue\n", ag->dev->name);
 793
 794         /* enable TX engine */
 795         ag71xx_wr(ag, AG71XX_REG_TX_CTRL, TX_CTRL_TXE);
 796
 797         return NETDEV_TX_OK;
 798
 799 err_drop_unmap:
 800         dma_unmap_single(&dev->dev, dma_addr, skb->len, DMA_TO_DEVICE);
 801
 802 err_drop:
 803         dev->stats.tx_dropped++;
 804
 805         dev_kfree_skb(skb);
 806         return NETDEV_TX_OK;
 807 }
 808
 809 static int ag71xx_do_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
 810 {
 811         struct ag71xx *ag = netdev_priv(dev);
 812         int ret;
 813
 814         switch (cmd) {
 815         case SIOCETHTOOL:
 816                 if (ag->phy_dev == NULL)
 817                         break;
 818
 819                 spin_lock_irq(&ag->lock);
 820                 ret = phy_ethtool_ioctl(ag->phy_dev, (void *) ifr->ifr_data);
 821                 spin_unlock_irq(&ag->lock);
 822                 return ret;
 823
 824         case SIOCSIFHWADDR:
 825                 if (copy_from_user
 826                         (dev->dev_addr, ifr->ifr_data, sizeof(dev->dev_addr)))
 827                         return -EFAULT;
 828                 return 0;
 829
 830         case SIOCGIFHWADDR:
 831                 if (copy_to_user
 832                         (ifr->ifr_data, dev->dev_addr, sizeof(dev->dev_addr)))
 833                         return -EFAULT;
 834                 return 0;
 835
 836         case SIOCGMIIPHY:
 837         case SIOCGMIIREG:
 838         case SIOCSMIIREG:
 839                 if (ag->phy_dev == NULL)
 840                         break;
 841
 842                 return phy_mii_ioctl(ag->phy_dev, ifr, cmd);
 843
 844         default:
 845                 break;
 846         }
 847
 848         return -EOPNOTSUPP;
 849 }
 850
 851 static void ag71xx_oom_timer_handler(unsigned long data)
 852 {
 853         struct net_device *dev = (struct net_device *) data;
 854         struct ag71xx *ag = netdev_priv(dev);
 855
 856         napi_schedule(&ag->napi);
 857 }
 858
 859 static void ag71xx_tx_timeout(struct net_device *dev)
 860 {
 861         struct ag71xx *ag = netdev_priv(dev);
 862
 863         if (netif_msg_tx_err(ag))
 864                 pr_info("%s: tx timeout\n", ag->dev->name);
 865
 866         schedule_work(&ag->restart_work);
 867 }
 868
 869 static void ag71xx_restart_work_func(struct work_struct *work)
 870 {
 871         struct ag71xx *ag = container_of(work, struct ag71xx, restart_work);
 872
 873         if (ag71xx_get_pdata(ag)->is_ar724x) {
 874                 ag->link = 0;
 875                 ag71xx_link_adjust(ag);
 876                 return;
 877         }
 878
 879         ag71xx_stop(ag->dev);
 880         ag71xx_open(ag->dev);
 881 }
 882
 883 static bool ag71xx_check_dma_stuck(struct ag71xx *ag, unsigned long timestamp)
 884 {
 885         u32 rx_sm, tx_sm, rx_fd;
 886
 887         if (likely(time_before(jiffies, timestamp + HZ/10)))
 888                 return false;
 889
 890         if (!netif_carrier_ok(ag->dev))
 891                 return false;
 892
 893         rx_sm = ag71xx_rr(ag, AG71XX_REG_RX_SM);
 894         if ((rx_sm & 0x7) == 0x3 && ((rx_sm >> 4) & 0x7) == 0x6)
 895                 return true;
 896
 897         tx_sm = ag71xx_rr(ag, AG71XX_REG_TX_SM);
 898         rx_fd = ag71xx_rr(ag, AG71XX_REG_FIFO_DEPTH);
 899         if (((tx_sm >> 4) & 0x7) == 0 && ((rx_sm & 0x7) == 0) &&
 900             ((rx_sm >> 4) & 0x7) == 0 && rx_fd == 0)
 901                 return true;
 902
 903         return false;
 904 }
 905
 906 static int ag71xx_tx_packets(struct ag71xx *ag, bool flush)
 907 {
 908         struct ag71xx_ring *ring = &ag->tx_ring;
 909         struct ag71xx_platform_data *pdata = ag71xx_get_pdata(ag);
 910         int sent = 0;
 911         int bytes_compl = 0;
 912         int n = 0;
 913
 914         DBG("%s: processing TX ring\n", ag->dev->name);
 915
 916         while (ring->dirty + n != ring->curr) {
 917                 unsigned int i = (ring->dirty + n) % ring->size;
 918                 struct ag71xx_desc *desc = ag71xx_ring_desc(ring, i);
 919                 struct sk_buff *skb = ring->buf[i].skb;
 920
 921                 if (!flush && !ag71xx_desc_empty(desc)) {
 922                         if (pdata->is_ar7240 &&
 923                             ag71xx_check_dma_stuck(ag, ring->buf[i].timestamp))
 924                                 schedule_work(&ag->restart_work);
 925                         break;
 926                 }
 927
 928                 n++;
 929                 if (!skb)
 930                         continue;
 931
 932                 dev_kfree_skb_any(skb);
 933                 ring->buf[i].skb = NULL;
 934
 935                 bytes_compl += ring->buf[i].len;
 936
 937                 sent++;
 938                 ring->dirty += n;
 939
 940                 while (n > 0) {
 941                         ag71xx_wr(ag, AG71XX_REG_TX_STATUS, TX_STATUS_PS);
 942                         n--;
 943                 }
 944         }
 945
 946         DBG("%s: %d packets sent out\n", ag->dev->name, sent);
 947
 948         ag->dev->stats.tx_bytes += bytes_compl;
 949         ag->dev->stats.tx_packets += sent;
 950
 951         if (!sent)
 952                 return 0;
 953
 954         netdev_completed_queue(ag->dev, sent, bytes_compl);
 955         if ((ring->curr - ring->dirty) < (ring->size * 3) / 4)
 956                 netif_wake_queue(ag->dev);
 957
 958         return sent;
 959 }
 960
 961 static int ag71xx_rx_packets(struct ag71xx *ag, int limit)
 962 {
 963         struct net_device *dev = ag->dev;
 964         struct ag71xx_ring *ring = &ag->rx_ring;
 965         int offset = ag71xx_buffer_offset(ag);
 966         unsigned int pktlen_mask = ag->desc_pktlen_mask;
 967         int done = 0;
 968
 969         DBG("%s: rx packets, limit=%d, curr=%u, dirty=%u\n",
 970                         dev->name, limit, ring->curr, ring->dirty);
 971
 972         while (done < limit) {
 973                 unsigned int i = ring->curr % ring->size;
 974                 struct ag71xx_desc *desc = ag71xx_ring_desc(ring, i);
 975                 struct sk_buff *skb;
 976                 int pktlen;
 977                 int err = 0;
 978
 979                 if (ag71xx_desc_empty(desc))
 980                         break;
 981
 982                 if ((ring->dirty + ring->size) == ring->curr) {
 983                         ag71xx_assert(0);
 984                         break;
 985                 }
 986
 987                 ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_PR);
 988
 989                 pktlen = desc->ctrl & pktlen_mask;
 990                 pktlen -= ETH_FCS_LEN;
 991
 992                 dma_unmap_single(&dev->dev, ring->buf[i].dma_addr,
 993                                  ag->rx_buf_size, DMA_FROM_DEVICE);
 994
 995                 dev->stats.rx_packets++;
 996                 dev->stats.rx_bytes += pktlen;
 997
 998                 skb = build_skb(ring->buf[i].rx_buf, 0);
 999                 if (!skb) {
1000                         kfree(ring->buf[i].rx_buf);
1001                         goto next;
1002                 }
1003
1004                 skb_reserve(skb, offset);
1005                 skb_put(skb, pktlen);
1006
1007                 if (ag71xx_has_ar8216(ag))
1008                         err = ag71xx_remove_ar8216_header(ag, skb, pktlen);
1009
1010                 if (err) {
1011                         dev->stats.rx_dropped++;
1012                         kfree_skb(skb);
1013                 } else {
1014                         skb->dev = dev;
1015                         skb->ip_summed = CHECKSUM_NONE;
1016                         skb->protocol = eth_type_trans(skb, dev);
1017                         netif_receive_skb(skb);
1018                 }
1019
1020 next:
1021                 ring->buf[i].rx_buf = NULL;
1022                 done++;
1023
1024                 ring->curr++;
1025         }
1026
1027         ag71xx_ring_rx_refill(ag);
1028
1029         DBG("%s: rx finish, curr=%u, dirty=%u, done=%d\n",
1030                 dev->name, ring->curr, ring->dirty, done);
1031
1032         return done;
1033 }
1034
1035 static int ag71xx_poll(struct napi_struct *napi, int limit)
1036 {
1037         struct ag71xx *ag = container_of(napi, struct ag71xx, napi);
1038         struct ag71xx_platform_data *pdata = ag71xx_get_pdata(ag);
1039         struct net_device *dev = ag->dev;
1040         struct ag71xx_ring *rx_ring;
1041         unsigned long flags;
1042         u32 status;
1043         int tx_done;
1044         int rx_done;
1045
1046         pdata->ddr_flush();
1047         tx_done = ag71xx_tx_packets(ag, false);
1048
1049         DBG("%s: processing RX ring\n", dev->name);
1050         rx_done = ag71xx_rx_packets(ag, limit);
1051
1052         ag71xx_debugfs_update_napi_stats(ag, rx_done, tx_done);
1053
1054         rx_ring = &ag->rx_ring;
1055         if (rx_ring->buf[rx_ring->dirty % rx_ring->size].rx_buf == NULL)
1056                 goto oom;
1057
1058         status = ag71xx_rr(ag, AG71XX_REG_RX_STATUS);
1059         if (unlikely(status & RX_STATUS_OF)) {
1060                 ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_OF);
1061                 dev->stats.rx_fifo_errors++;
1062
1063                 /* restart RX */
1064                 ag71xx_wr(ag, AG71XX_REG_RX_CTRL, RX_CTRL_RXE);
1065         }
1066
1067         if (rx_done < limit) {
1068                 if (status & RX_STATUS_PR)
1069                         goto more;
1070
1071                 status = ag71xx_rr(ag, AG71XX_REG_TX_STATUS);
1072                 if (status & TX_STATUS_PS)
1073                         goto more;
1074
1075                 DBG("%s: disable polling mode, rx=%d, tx=%d,limit=%d\n",
1076                         dev->name, rx_done, tx_done, limit);
1077
1078                 napi_complete(napi);
1079
1080                 /* enable interrupts */
1081                 spin_lock_irqsave(&ag->lock, flags);
1082                 ag71xx_int_enable(ag, AG71XX_INT_POLL);
1083                 spin_unlock_irqrestore(&ag->lock, flags);
1084                 return rx_done;
1085         }
1086
1087 more:
1088         DBG("%s: stay in polling mode, rx=%d, tx=%d, limit=%d\n",
1089                         dev->name, rx_done, tx_done, limit);
1090         return limit;
1091
1092 oom:
1093         if (netif_msg_rx_err(ag))
1094                 pr_info("%s: out of memory\n", dev->name);
1095
1096         mod_timer(&ag->oom_timer, jiffies + AG71XX_OOM_REFILL);
1097         napi_complete(napi);
1098         return 0;
1099 }
1100
1101 static irqreturn_t ag71xx_interrupt(int irq, void *dev_id)
1102 {
1103         struct net_device *dev = dev_id;
1104         struct ag71xx *ag = netdev_priv(dev);
1105         u32 status;
1106
1107         status = ag71xx_rr(ag, AG71XX_REG_INT_STATUS);
1108         ag71xx_dump_intr(ag, "raw", status);
1109
1110         if (unlikely(!status))
1111                 return IRQ_NONE;
1112
1113         if (unlikely(status & AG71XX_INT_ERR)) {
1114                 if (status & AG71XX_INT_TX_BE) {
1115                         ag71xx_wr(ag, AG71XX_REG_TX_STATUS, TX_STATUS_BE);
1116                         dev_err(&dev->dev, "TX BUS error\n");
1117                 }
1118                 if (status & AG71XX_INT_RX_BE) {
1119                         ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_BE);
1120                         dev_err(&dev->dev, "RX BUS error\n");
1121                 }
1122         }
1123
1124         if (likely(status & AG71XX_INT_POLL)) {
1125                 ag71xx_int_disable(ag, AG71XX_INT_POLL);
1126                 DBG("%s: enable polling mode\n", dev->name);
1127                 napi_schedule(&ag->napi);
1128         }
1129
1130         ag71xx_debugfs_update_int_stats(ag, status);
1131
1132         return IRQ_HANDLED;
1133 }
1134
1135 #ifdef CONFIG_NET_POLL_CONTROLLER
1136 /*
1137  * Polling 'interrupt' - used by things like netconsole to send skbs
1138  * without having to re-enable interrupts. It's not called while
1139  * the interrupt routine is executing.
1140  */
1141 static void ag71xx_netpoll(struct net_device *dev)
1142 {
1143         disable_irq(dev->irq);
1144         ag71xx_interrupt(dev->irq, dev);
1145         enable_irq(dev->irq);
1146 }
1147 #endif
1148
1149 static int ag71xx_change_mtu(struct net_device *dev, int new_mtu)
1150 {
1151         struct ag71xx *ag = netdev_priv(dev);
1152         unsigned int max_frame_len;
1153
1154         max_frame_len = ag71xx_max_frame_len(new_mtu);
1155         if (new_mtu < 68 || max_frame_len > ag->max_frame_len)
1156                 return -EINVAL;
1157
1158         if (netif_running(dev))
1159                 return -EBUSY;
1160
1161         dev->mtu = new_mtu;
1162         return 0;
1163 }
1164
1165 static const struct net_device_ops ag71xx_netdev_ops = {
1166         .ndo_open               = ag71xx_open,
1167         .ndo_stop               = ag71xx_stop,
1168         .ndo_start_xmit         = ag71xx_hard_start_xmit,
1169         .ndo_do_ioctl           = ag71xx_do_ioctl,
1170         .ndo_tx_timeout         = ag71xx_tx_timeout,
1171         .ndo_change_mtu         = ag71xx_change_mtu,
1172         .ndo_set_mac_address    = eth_mac_addr,
1173         .ndo_validate_addr      = eth_validate_addr,
1174 #ifdef CONFIG_NET_POLL_CONTROLLER
1175         .ndo_poll_controller    = ag71xx_netpoll,
1176 #endif
1177 };
1178
1179 static const char *ag71xx_get_phy_if_mode_name(phy_interface_t mode)
1180 {
1181         switch (mode) {
1182         case PHY_INTERFACE_MODE_MII:
1183                 return "MII";
1184         case PHY_INTERFACE_MODE_GMII:
1185                 return "GMII";
1186         case PHY_INTERFACE_MODE_RMII:
1187                 return "RMII";
1188         case PHY_INTERFACE_MODE_RGMII:
1189                 return "RGMII";
1190         case PHY_INTERFACE_MODE_SGMII:
1191                 return "SGMII";
1192         default:
1193                 break;
1194         }
1195
1196         return "unknown";
1197 }
1198
1199
1200 static int ag71xx_probe(struct platform_device *pdev)
1201 {
1202         struct net_device *dev;
1203         struct resource *res;
1204         struct ag71xx *ag;
1205         struct ag71xx_platform_data *pdata;
1206         int err;
1207
1208         pdata = pdev->dev.platform_data;
1209         if (!pdata) {
1210                 dev_err(&pdev->dev, "no platform data specified\n");
1211                 err = -ENXIO;
1212                 goto err_out;
1213         }
1214
1215         if (pdata->mii_bus_dev == NULL && pdata->phy_mask) {
1216                 dev_err(&pdev->dev, "no MII bus device specified\n");
1217                 err = -EINVAL;
1218                 goto err_out;
1219         }
1220
1221         dev = alloc_etherdev(sizeof(*ag));
1222         if (!dev) {
1223                 dev_err(&pdev->dev, "alloc_etherdev failed\n");
1224                 err = -ENOMEM;
1225                 goto err_out;
1226         }
1227
1228         if (!pdata->max_frame_len || !pdata->desc_pktlen_mask)
1229                 return -EINVAL;
1230
1231         SET_NETDEV_DEV(dev, &pdev->dev);
1232
1233         ag = netdev_priv(dev);
1234         ag->pdev = pdev;
1235         ag->dev = dev;
1236         ag->msg_enable = netif_msg_init(ag71xx_msg_level,
1237                                         AG71XX_DEFAULT_MSG_ENABLE);
1238         spin_lock_init(&ag->lock);
1239
1240         res = platform_get_resource_byname(pdev, IORESOURCE_MEM, "mac_base");
1241         if (!res) {
1242                 dev_err(&pdev->dev, "no mac_base resource found\n");
1243                 err = -ENXIO;
1244                 goto err_out;
1245         }
1246
1247         ag->mac_base = ioremap_nocache(res->start, res->end - res->start + 1);
1248         if (!ag->mac_base) {
1249                 dev_err(&pdev->dev, "unable to ioremap mac_base\n");
1250                 err = -ENOMEM;
1251                 goto err_free_dev;
1252         }
1253
1254         dev->irq = platform_get_irq(pdev, 0);
1255         err = request_irq(dev->irq, ag71xx_interrupt,
1256                           IRQF_DISABLED,
1257                           dev->name, dev);
1258         if (err) {
1259                 dev_err(&pdev->dev, "unable to request IRQ %d\n", dev->irq);
1260                 goto err_unmap_base;
1261         }
1262
1263         dev->base_addr = (unsigned long)ag->mac_base;
1264         dev->netdev_ops = &ag71xx_netdev_ops;
1265         dev->ethtool_ops = &ag71xx_ethtool_ops;
1266
1267         INIT_WORK(&ag->restart_work, ag71xx_restart_work_func);
1268
1269         init_timer(&ag->oom_timer);
1270         ag->oom_timer.data = (unsigned long) dev;
1271         ag->oom_timer.function = ag71xx_oom_timer_handler;
1272
1273         ag->tx_ring.size = AG71XX_TX_RING_SIZE_DEFAULT;
1274         ag->rx_ring.size = AG71XX_RX_RING_SIZE_DEFAULT;
1275
1276         ag->max_frame_len = pdata->max_frame_len;
1277         ag->desc_pktlen_mask = pdata->desc_pktlen_mask;
1278
1279         if (!pdata->is_ar724x && !pdata->is_ar91xx) {
1280                 ag->tx_ring.desc_split = AG71XX_TX_RING_SPLIT;
1281                 ag->tx_ring.size *= AG71XX_TX_RING_DS_PER_PKT;
1282         }
1283
1284         ag->stop_desc = dma_alloc_coherent(NULL,
1285                 sizeof(struct ag71xx_desc), &ag->stop_desc_dma, GFP_KERNEL);
1286
1287         if (!ag->stop_desc)
1288                 goto err_free_irq;
1289
1290         ag->stop_desc->data = 0;
1291         ag->stop_desc->ctrl = 0;
1292         ag->stop_desc->next = (u32) ag->stop_desc_dma;
1293
1294         memcpy(dev->dev_addr, pdata->mac_addr, ETH_ALEN);
1295
1296         netif_napi_add(dev, &ag->napi, ag71xx_poll, AG71XX_NAPI_WEIGHT);
1297
1298         ag71xx_dump_regs(ag);
1299
1300         ag71xx_hw_init(ag);
1301
1302         ag71xx_dump_regs(ag);
1303
1304         err = ag71xx_phy_connect(ag);
1305         if (err)
1306                 goto err_free_desc;
1307
1308         err = ag71xx_debugfs_init(ag);
1309         if (err)
1310                 goto err_phy_disconnect;
1311
1312         platform_set_drvdata(pdev, dev);
1313
1314         err = register_netdev(dev);
1315         if (err) {
1316                 dev_err(&pdev->dev, "unable to register net device\n");
1317                 goto err_debugfs_exit;
1318         }
1319
1320         pr_info("%s: Atheros AG71xx at 0x%08lx, irq %d, mode:%s\n",
1321                 dev->name, dev->base_addr, dev->irq,
1322                 ag71xx_get_phy_if_mode_name(pdata->phy_if_mode));
1323
1324         return 0;
1325
1326 err_debugfs_exit:
1327         ag71xx_debugfs_exit(ag);
1328 err_phy_disconnect:
1329         ag71xx_phy_disconnect(ag);
1330 err_free_desc:
1331         dma_free_coherent(NULL, sizeof(struct ag71xx_desc), ag->stop_desc,
1332                           ag->stop_desc_dma);
1333 err_free_irq:
1334         free_irq(dev->irq, dev);
1335 err_unmap_base:
1336         iounmap(ag->mac_base);
1337 err_free_dev:
1338         kfree(dev);
1339 err_out:
1340         platform_set_drvdata(pdev, NULL);
1341         return err;
1342 }
1343
1344 static int ag71xx_remove(struct platform_device *pdev)
1345 {
1346         struct net_device *dev = platform_get_drvdata(pdev);
1347
1348         if (dev) {
1349                 struct ag71xx *ag = netdev_priv(dev);
1350
1351                 ag71xx_debugfs_exit(ag);
1352                 ag71xx_phy_disconnect(ag);
1353                 unregister_netdev(dev);
1354                 free_irq(dev->irq, dev);
1355                 iounmap(ag->mac_base);
1356                 kfree(dev);
1357                 platform_set_drvdata(pdev, NULL);
1358         }
1359
1360         return 0;
1361 }
1362
1363 static struct platform_driver ag71xx_driver = {
1364         .probe          = ag71xx_probe,
1365         .remove         = ag71xx_remove,
1366         .driver = {
1367                 .name   = AG71XX_DRV_NAME,
1368         }
1369 };
1370
1371 static int __init ag71xx_module_init(void)
1372 {
1373         int ret;
1374
1375         ret = ag71xx_debugfs_root_init();
1376         if (ret)
1377                 goto err_out;
1378
1379         ret = ag71xx_mdio_driver_init();
1380         if (ret)
1381                 goto err_debugfs_exit;
1382
1383         ret = platform_driver_register(&ag71xx_driver);
1384         if (ret)
1385                 goto err_mdio_exit;
1386
1387         return 0;
1388
1389 err_mdio_exit:
1390         ag71xx_mdio_driver_exit();
1391 err_debugfs_exit:
1392         ag71xx_debugfs_root_exit();
1393 err_out:
1394         return ret;
1395 }
1396
1397 static void __exit ag71xx_module_exit(void)
1398 {
1399         platform_driver_unregister(&ag71xx_driver);
1400         ag71xx_mdio_driver_exit();
1401         ag71xx_debugfs_root_exit();
1402 }
1403
1404 module_init(ag71xx_module_init);
1405 module_exit(ag71xx_module_exit);
1406
1407 MODULE_VERSION(AG71XX_DRV_VERSION);
1408 MODULE_AUTHOR("Gabor Juhos <juhosg@openwrt.org>");
1409 MODULE_AUTHOR("Imre Kaloz <kaloz@openwrt.org>");
1410 MODULE_LICENSE("GPL v2");
1411 MODULE_ALIAS("platform:" AG71XX_DRV_NAME);