target/linux/ramips/patches-3.18/0053-mmc-MIPS-ralink-add-sdhci-for-mt7620a-SoC.patch

   1 From f954801c6f48fc291c39ca8a888dbdfda1021415 Mon Sep 17 00:00:00 2001
   2 From: John Crispin <blogic@openwrt.org>
   3 Date: Thu, 13 Nov 2014 19:08:40 +0100
   4 Subject: [PATCH] mmc: MIPS: ralink: add sdhci for mt7620a SoC
   5
   6 Signed-off-by: John Crispin <blogic@openwrt.org>
   7 ---
   8  drivers/mmc/host/Kconfig             |    2 +
   9  drivers/mmc/host/Makefile            |    1 +
  10  drivers/mmc/host/mtk-mmc/Kconfig     |   16 +
  11  drivers/mmc/host/mtk-mmc/Makefile    |   42 +
  12  drivers/mmc/host/mtk-mmc/board.h     |  137 ++
  13  drivers/mmc/host/mtk-mmc/dbg.c       |  347 ++++
  14  drivers/mmc/host/mtk-mmc/dbg.h       |  153 ++
  15  drivers/mmc/host/mtk-mmc/mt6575_sd.h | 1001 +++++++++++
  16  drivers/mmc/host/mtk-mmc/sd.c        | 3041 ++++++++++++++++++++++++++++++++++
  17  9 files changed, 4740 insertions(+)
  18  create mode 100644 drivers/mmc/host/mtk-mmc/Kconfig
  19  create mode 100644 drivers/mmc/host/mtk-mmc/Makefile
  20  create mode 100644 drivers/mmc/host/mtk-mmc/board.h
  21  create mode 100644 drivers/mmc/host/mtk-mmc/dbg.c
  22  create mode 100644 drivers/mmc/host/mtk-mmc/dbg.h
  23  create mode 100644 drivers/mmc/host/mtk-mmc/mt6575_sd.h
  24  create mode 100644 drivers/mmc/host/mtk-mmc/sd.c
  25
  26 --- a/drivers/mmc/host/Kconfig
  27 +++ b/drivers/mmc/host/Kconfig
  28 @@ -773,3 +773,5 @@ config MMC_SUNXI
  29         help
  30           This selects support for the SD/MMC Host Controller on
  31           Allwinner sunxi SoCs.
  32 +
  33 +source "drivers/mmc/host/mtk-mmc/Kconfig"
  34 --- a/drivers/mmc/host/Makefile
  35 +++ b/drivers/mmc/host/Makefile
  36 @@ -2,6 +2,7 @@
  37  # Makefile for MMC/SD host controller drivers
  38  #
  39
  40 +obj-$(CONFIG_MTK_MMC)          += mtk-mmc/
  41  obj-$(CONFIG_MMC_ARMMMCI)      += mmci.o
  42  obj-$(CONFIG_MMC_QCOM_DML)     += mmci_qcom_dml.o
  43  obj-$(CONFIG_MMC_PXA)          += pxamci.o
  44 --- /dev/null
  45 +++ b/drivers/mmc/host/mtk-mmc/Kconfig
  46 @@ -0,0 +1,16 @@
  47 +config MTK_MMC
  48 +       tristate "MTK SD/MMC"
  49 +       depends on !MTD_NAND_RALINK
  50 +
  51 +config MTK_AEE_KDUMP
  52 +       bool "MTK AEE KDUMP"
  53 +       depends on MTK_MMC
  54 +
  55 +config MTK_MMC_CD_POLL
  56 +       bool "Card Detect with Polling"
  57 +       depends on MTK_MMC
  58 +
  59 +config MTK_MMC_EMMC_8BIT
  60 +       bool "eMMC 8-bit support"
  61 +       depends on MTK_MMC && RALINK_MT7628
  62 +
  63 --- /dev/null
  64 +++ b/drivers/mmc/host/mtk-mmc/Makefile
  65 @@ -0,0 +1,42 @@
  66 +# Copyright Statement:
  67 +#
  68 +# This software/firmware and related documentation ("MediaTek Software") are
  69 +# protected under relevant copyright laws. The information contained herein
  70 +# is confidential and proprietary to MediaTek Inc. and/or its licensors.
  71 +# Without the prior written permission of MediaTek inc. and/or its licensors,
  72 +# any reproduction, modification, use or disclosure of MediaTek Software,
  73 +# and information contained herein, in whole or in part, shall be strictly prohibited.
  74 +#
  75 +# MediaTek Inc. (C) 2010. All rights reserved.
  76 +#
  77 +# BY OPENING THIS FILE, RECEIVER HEREBY UNEQUIVOCALLY ACKNOWLEDGES AND AGREES
  78 +# THAT THE SOFTWARE/FIRMWARE AND ITS DOCUMENTATIONS ("MEDIATEK SOFTWARE")
  79 +# RECEIVED FROM MEDIATEK AND/OR ITS REPRESENTATIVES ARE PROVIDED TO RECEIVER ON
  80 +# AN "AS-IS" BASIS ONLY. MEDIATEK EXPRESSLY DISCLAIMS ANY AND ALL WARRANTIES,
  81 +# EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE IMPLIED WARRANTIES OF
  82 +# MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE OR NONINFRINGEMENT.
  83 +# NEITHER DOES MEDIATEK PROVIDE ANY WARRANTY WHATSOEVER WITH RESPECT TO THE
  84 +# SOFTWARE OF ANY THIRD PARTY WHICH MAY BE USED BY, INCORPORATED IN, OR
  85 +# SUPPLIED WITH THE MEDIATEK SOFTWARE, AND RECEIVER AGREES TO LOOK ONLY TO SUCH
  86 +# THIRD PARTY FOR ANY WARRANTY CLAIM RELATING THERETO. RECEIVER EXPRESSLY ACKNOWLEDGES
  87 +# THAT IT IS RECEIVER'S SOLE RESPONSIBILITY TO OBTAIN FROM ANY THIRD PARTY ALL PROPER LICENSES
  88 +# CONTAINED IN MEDIATEK SOFTWARE. MEDIATEK SHALL ALSO NOT BE RESPONSIBLE FOR ANY MEDIATEK
  89 +# SOFTWARE RELEASES MADE TO RECEIVER'S SPECIFICATION OR TO CONFORM TO A PARTICULAR
  90 +# STANDARD OR OPEN FORUM. RECEIVER'S SOLE AND EXCLUSIVE REMEDY AND MEDIATEK'S ENTIRE AND
  91 +# CUMULATIVE LIABILITY WITH RESPECT TO THE MEDIATEK SOFTWARE RELEASED HEREUNDER WILL BE,
  92 +# AT MEDIATEK'S OPTION, TO REVISE OR REPLACE THE MEDIATEK SOFTWARE AT ISSUE,
  93 +# OR REFUND ANY SOFTWARE LICENSE FEES OR SERVICE CHARGE PAID BY RECEIVER TO
  94 +# MEDIATEK FOR SUCH MEDIATEK SOFTWARE AT ISSUE.
  95 +#
  96 +# The following software/firmware and/or related documentation ("MediaTek Software")
  97 +# have been modified by MediaTek Inc. All revisions are subject to any receiver's
  98 +# applicable license agreements with MediaTek Inc.
  99 +
 100 +obj-$(CONFIG_MTK_MMC) += mtk_sd.o
 101 +mtk_sd-objs := sd.o dbg.o
 102 +ifeq ($(CONFIG_MTK_AEE_KDUMP),y)
 103 +EXTRA_CFLAGS           += -DMT6575_SD_DEBUG
 104 +endif
 105 +
 106 +clean:
 107 +       @rm -f *.o modules.order .*.cmd
 108 --- /dev/null
 109 +++ b/drivers/mmc/host/mtk-mmc/board.h
 110 @@ -0,0 +1,137 @@
 111 +/* Copyright Statement:
 112 + *
 113 + * This software/firmware and related documentation ("MediaTek Software") are
 114 + * protected under relevant copyright laws. The information contained herein
 115 + * is confidential and proprietary to MediaTek Inc. and/or its licensors.
 116 + * Without the prior written permission of MediaTek inc. and/or its licensors,
 117 + * any reproduction, modification, use or disclosure of MediaTek Software,
 118 + * and information contained herein, in whole or in part, shall be strictly prohibited.
 119 + */
 120 +/* MediaTek Inc. (C) 2010. All rights reserved.
 121 + *
 122 + * BY OPENING THIS FILE, RECEIVER HEREBY UNEQUIVOCALLY ACKNOWLEDGES AND AGREES
 123 + * THAT THE SOFTWARE/FIRMWARE AND ITS DOCUMENTATIONS ("MEDIATEK SOFTWARE")
 124 + * RECEIVED FROM MEDIATEK AND/OR ITS REPRESENTATIVES ARE PROVIDED TO RECEIVER ON
 125 + * AN "AS-IS" BASIS ONLY. MEDIATEK EXPRESSLY DISCLAIMS ANY AND ALL WARRANTIES,
 126 + * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE IMPLIED WARRANTIES OF
 127 + * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE OR NONINFRINGEMENT.
 128 + * NEITHER DOES MEDIATEK PROVIDE ANY WARRANTY WHATSOEVER WITH RESPECT TO THE
 129 + * SOFTWARE OF ANY THIRD PARTY WHICH MAY BE USED BY, INCORPORATED IN, OR
 130 + * SUPPLIED WITH THE MEDIATEK SOFTWARE, AND RECEIVER AGREES TO LOOK ONLY TO SUCH
 131 + * THIRD PARTY FOR ANY WARRANTY CLAIM RELATING THERETO. RECEIVER EXPRESSLY ACKNOWLEDGES
 132 + * THAT IT IS RECEIVER'S SOLE RESPONSIBILITY TO OBTAIN FROM ANY THIRD PARTY ALL PROPER LICENSES
 133 + * CONTAINED IN MEDIATEK SOFTWARE. MEDIATEK SHALL ALSO NOT BE RESPONSIBLE FOR ANY MEDIATEK
 134 + * SOFTWARE RELEASES MADE TO RECEIVER'S SPECIFICATION OR TO CONFORM TO A PARTICULAR
 135 + * STANDARD OR OPEN FORUM. RECEIVER'S SOLE AND EXCLUSIVE REMEDY AND MEDIATEK'S ENTIRE AND
 136 + * CUMULATIVE LIABILITY WITH RESPECT TO THE MEDIATEK SOFTWARE RELEASED HEREUNDER WILL BE,
 137 + * AT MEDIATEK'S OPTION, TO REVISE OR REPLACE THE MEDIATEK SOFTWARE AT ISSUE,
 138 + * OR REFUND ANY SOFTWARE LICENSE FEES OR SERVICE CHARGE PAID BY RECEIVER TO
 139 + * MEDIATEK FOR SUCH MEDIATEK SOFTWARE AT ISSUE.
 140 + *
 141 + * The following software/firmware and/or related documentation ("MediaTek Software")
 142 + * have been modified by MediaTek Inc. All revisions are subject to any receiver's
 143 + * applicable license agreements with MediaTek Inc.
 144 + */
 145 +
 146 +#ifndef __ARCH_ARM_MACH_BOARD_H
 147 +#define __ARCH_ARM_MACH_BOARD_H
 148 +
 149 +#include <generated/autoconf.h>
 150 +#include <linux/pm.h>
 151 +/* --- chhung */
 152 +// #include <mach/mt6575.h>
 153 +// #include <board-custom.h>
 154 +/* end of chhung */
 155 +
 156 +typedef void (*sdio_irq_handler_t)(void*);  /* external irq handler */
 157 +typedef void (*pm_callback_t)(pm_message_t state, void *data);
 158 +
 159 +#define MSDC_CD_PIN_EN      (1 << 0)  /* card detection pin is wired   */
 160 +#define MSDC_WP_PIN_EN      (1 << 1)  /* write protection pin is wired */
 161 +#define MSDC_RST_PIN_EN     (1 << 2)  /* emmc reset pin is wired       */
 162 +#define MSDC_SDIO_IRQ       (1 << 3)  /* use internal sdio irq (bus)   */
 163 +#define MSDC_EXT_SDIO_IRQ   (1 << 4)  /* use external sdio irq         */
 164 +#define MSDC_REMOVABLE      (1 << 5)  /* removable slot                */
 165 +#define MSDC_SYS_SUSPEND    (1 << 6)  /* suspended by system           */
 166 +#define MSDC_HIGHSPEED      (1 << 7)  /* high-speed mode support       */
 167 +#define MSDC_UHS1           (1 << 8)  /* uhs-1 mode support            */
 168 +#define MSDC_DDR            (1 << 9)  /* ddr mode support              */
 169 +
 170 +
 171 +#define MSDC_SMPL_RISING    (0)
 172 +#define MSDC_SMPL_FALLING   (1)
 173 +
 174 +#define MSDC_CMD_PIN        (0)
 175 +#define MSDC_DAT_PIN        (1)
 176 +#define MSDC_CD_PIN         (2)
 177 +#define MSDC_WP_PIN         (3)
 178 +#define MSDC_RST_PIN        (4)
 179 +
 180 +enum {
 181 +    MSDC_CLKSRC_48MHZ = 0,
 182 +//    MSDC_CLKSRC_26MHZ = 0,
 183 +//    MSDC_CLKSRC_197MHZ = 1,
 184 +//    MSDC_CLKSRC_208MHZ = 2
 185 +};
 186 +
 187 +struct msdc_hw {
 188 +    unsigned char  clk_src;          /* host clock source */
 189 +    unsigned char  cmd_edge;         /* command latch edge */
 190 +    unsigned char  data_edge;        /* data latch edge */
 191 +    unsigned char  clk_drv;          /* clock pad driving */
 192 +    unsigned char  cmd_drv;          /* command pad driving */
 193 +    unsigned char  dat_drv;          /* data pad driving */
 194 +    unsigned long  flags;            /* hardware capability flags */
 195 +    unsigned long  data_pins;        /* data pins */
 196 +    unsigned long  data_offset;      /* data address offset */
 197 +
 198 +    /* config gpio pull mode */
 199 +    void (*config_gpio_pin)(int type, int pull);
 200 +
 201 +    /* external power control for card */
 202 +    void (*ext_power_on)(void);
 203 +    void (*ext_power_off)(void);
 204 +
 205 +    /* external sdio irq operations */
 206 +    void (*request_sdio_eirq)(sdio_irq_handler_t sdio_irq_handler, void *data);
 207 +    void (*enable_sdio_eirq)(void);
 208 +    void (*disable_sdio_eirq)(void);
 209 +
 210 +    /* external cd irq operations */
 211 +    void (*request_cd_eirq)(sdio_irq_handler_t cd_irq_handler, void *data);
 212 +    void (*enable_cd_eirq)(void);
 213 +    void (*disable_cd_eirq)(void);
 214 +    int  (*get_cd_status)(void);
 215 +
 216 +    /* power management callback for external module */
 217 +    void (*register_pm)(pm_callback_t pm_cb, void *data);
 218 +};
 219 +
 220 +extern struct msdc_hw msdc0_hw;
 221 +extern struct msdc_hw msdc1_hw;
 222 +extern struct msdc_hw msdc2_hw;
 223 +extern struct msdc_hw msdc3_hw;
 224 +
 225 +/*GPS driver*/
 226 +#define GPS_FLAG_FORCE_OFF  0x0001
 227 +struct mt3326_gps_hardware {
 228 +    int (*ext_power_on)(int);
 229 +    int (*ext_power_off)(int);
 230 +};
 231 +extern struct mt3326_gps_hardware mt3326_gps_hw;
 232 +
 233 +/* NAND driver */
 234 +struct mt6575_nand_host_hw {
 235 +    unsigned int nfi_bus_width;                    /* NFI_BUS_WIDTH */
 236 +       unsigned int nfi_access_timing;         /* NFI_ACCESS_TIMING */
 237 +       unsigned int nfi_cs_num;                        /* NFI_CS_NUM */
 238 +       unsigned int nand_sec_size;                     /* NAND_SECTOR_SIZE */
 239 +       unsigned int nand_sec_shift;            /* NAND_SECTOR_SHIFT */
 240 +       unsigned int nand_ecc_size;
 241 +       unsigned int nand_ecc_bytes;
 242 +       unsigned int nand_ecc_mode;
 243 +};
 244 +extern struct mt6575_nand_host_hw mt6575_nand_hw;
 245 +
 246 +#endif /* __ARCH_ARM_MACH_BOARD_H */
 247 +
 248 --- /dev/null
 249 +++ b/drivers/mmc/host/mtk-mmc/dbg.c
 250 @@ -0,0 +1,347 @@
 251 +/* Copyright Statement:
 252 + *
 253 + * This software/firmware and related documentation ("MediaTek Software") are
 254 + * protected under relevant copyright laws. The information contained herein
 255 + * is confidential and proprietary to MediaTek Inc. and/or its licensors.
 256 + * Without the prior written permission of MediaTek inc. and/or its licensors,
 257 + * any reproduction, modification, use or disclosure of MediaTek Software,
 258 + * and information contained herein, in whole or in part, shall be strictly prohibited.
 259 + *
 260 + * MediaTek Inc. (C) 2010. All rights reserved.
 261 + *
 262 + * BY OPENING THIS FILE, RECEIVER HEREBY UNEQUIVOCALLY ACKNOWLEDGES AND AGREES
 263 + * THAT THE SOFTWARE/FIRMWARE AND ITS DOCUMENTATIONS ("MEDIATEK SOFTWARE")
 264 + * RECEIVED FROM MEDIATEK AND/OR ITS REPRESENTATIVES ARE PROVIDED TO RECEIVER ON
 265 + * AN "AS-IS" BASIS ONLY. MEDIATEK EXPRESSLY DISCLAIMS ANY AND ALL WARRANTIES,
 266 + * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE IMPLIED WARRANTIES OF
 267 + * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE OR NONINFRINGEMENT.
 268 + * NEITHER DOES MEDIATEK PROVIDE ANY WARRANTY WHATSOEVER WITH RESPECT TO THE
 269 + * SOFTWARE OF ANY THIRD PARTY WHICH MAY BE USED BY, INCORPORATED IN, OR
 270 + * SUPPLIED WITH THE MEDIATEK SOFTWARE, AND RECEIVER AGREES TO LOOK ONLY TO SUCH
 271 + * THIRD PARTY FOR ANY WARRANTY CLAIM RELATING THERETO. RECEIVER EXPRESSLY ACKNOWLEDGES
 272 + * THAT IT IS RECEIVER'S SOLE RESPONSIBILITY TO OBTAIN FROM ANY THIRD PARTY ALL PROPER LICENSES
 273 + * CONTAINED IN MEDIATEK SOFTWARE. MEDIATEK SHALL ALSO NOT BE RESPONSIBLE FOR ANY MEDIATEK
 274 + * SOFTWARE RELEASES MADE TO RECEIVER'S SPECIFICATION OR TO CONFORM TO A PARTICULAR
 275 + * STANDARD OR OPEN FORUM. RECEIVER'S SOLE AND EXCLUSIVE REMEDY AND MEDIATEK'S ENTIRE AND
 276 + * CUMULATIVE LIABILITY WITH RESPECT TO THE MEDIATEK SOFTWARE RELEASED HEREUNDER WILL BE,
 277 + * AT MEDIATEK'S OPTION, TO REVISE OR REPLACE THE MEDIATEK SOFTWARE AT ISSUE,
 278 + * OR REFUND ANY SOFTWARE LICENSE FEES OR SERVICE CHARGE PAID BY RECEIVER TO
 279 + * MEDIATEK FOR SUCH MEDIATEK SOFTWARE AT ISSUE.
 280 + *
 281 + * The following software/firmware and/or related documentation ("MediaTek Software")
 282 + * have been modified by MediaTek Inc. All revisions are subject to any receiver's
 283 + * applicable license agreements with MediaTek Inc.
 284 + */
 285 +
 286 +#include <linux/version.h>
 287 +#include <linux/kernel.h>
 288 +#include <linux/sched.h>
 289 +#include <linux/kthread.h>
 290 +#include <linux/delay.h>
 291 +#include <linux/module.h>
 292 +#include <linux/init.h>
 293 +#include <linux/proc_fs.h>
 294 +#include <linux/string.h>
 295 +#include <linux/uaccess.h>
 296 +// #include <mach/mt6575_gpt.h> /* --- by chhung */
 297 +#include "dbg.h"
 298 +#include "mt6575_sd.h"
 299 +#include <linux/seq_file.h>
 300 +
 301 +static char cmd_buf[256];
 302 +
 303 +/* for debug zone */
 304 +unsigned int sd_debug_zone[4]={
 305 +       0,
 306 +       0,
 307 +       0,
 308 +       0
 309 +};
 310 +
 311 +/* mode select */
 312 +u32 dma_size[4]={
 313 +       512,
 314 +       512,
 315 +       512,
 316 +       512
 317 +};
 318 +msdc_mode drv_mode[4]={
 319 +       MODE_SIZE_DEP, /* using DMA or not depend on the size */
 320 +       MODE_SIZE_DEP,
 321 +       MODE_SIZE_DEP,
 322 +       MODE_SIZE_DEP
 323 +};
 324 +
 325 +#if defined (MT6575_SD_DEBUG)
 326 +/* for driver profile */
 327 +#define TICKS_ONE_MS  (13000)
 328 +u32 gpt_enable = 0;
 329 +u32 sdio_pro_enable = 0;   /* make sure gpt is enabled */
 330 +u32 sdio_pro_time = 0;     /* no more than 30s */
 331 +struct sdio_profile sdio_perfomance = {0};
 332 +
 333 +#if 0 /* --- chhung */
 334 +void msdc_init_gpt(void)
 335 +{
 336 +    GPT_CONFIG config;
 337 +
 338 +    config.num  = GPT6;
 339 +    config.mode = GPT_FREE_RUN;
 340 +    config.clkSrc = GPT_CLK_SRC_SYS;
 341 +    config.clkDiv = GPT_CLK_DIV_1;   /* 13MHz GPT6 */
 342 +
 343 +    if (GPT_Config(config) == FALSE )
 344 +        return;
 345 +
 346 +    GPT_Start(GPT6);
 347 +}
 348 +#endif /* end of --- */
 349 +
 350 +u32 msdc_time_calc(u32 old_L32, u32 old_H32, u32 new_L32, u32 new_H32)
 351 +{
 352 +    u32 ret = 0;
 353 +
 354 +    if (new_H32 == old_H32) {
 355 +        ret = new_L32 - old_L32;
 356 +    } else if(new_H32 == (old_H32 + 1)) {
 357 +        if (new_L32 > old_L32) {
 358 +            printk("msdc old_L<0x%x> new_L<0x%x>\n", old_L32, new_L32);
 359 +        }
 360 +        ret = (0xffffffff - old_L32);
 361 +        ret += new_L32;
 362 +    } else {
 363 +        printk("msdc old_H<0x%x> new_H<0x%x>\n", old_H32, new_H32);
 364 +    }
 365 +
 366 +    return ret;
 367 +}
 368 +
 369 +void msdc_sdio_profile(struct sdio_profile* result)
 370 +{
 371 +    struct cmd_profile*  cmd;
 372 +    u32 i;
 373 +
 374 +    printk("sdio === performance dump ===\n");
 375 +    printk("sdio === total execute tick<%d> time<%dms> Tx<%dB> Rx<%dB>\n",
 376 +                    result->total_tc, result->total_tc / TICKS_ONE_MS,
 377 +                    result->total_tx_bytes, result->total_rx_bytes);
 378 +
 379 +    /* CMD52 Dump */
 380 +    cmd = &result->cmd52_rx;
 381 +    printk("sdio === CMD52 Rx <%d>times tick<%d> Max<%d> Min<%d> Aver<%d>\n", cmd->count, cmd->tot_tc,
 382 +                    cmd->max_tc, cmd->min_tc, cmd->tot_tc/cmd->count);
 383 +    cmd = &result->cmd52_tx;
 384 +    printk("sdio === CMD52 Tx <%d>times tick<%d> Max<%d> Min<%d> Aver<%d>\n", cmd->count, cmd->tot_tc,
 385 +                    cmd->max_tc, cmd->min_tc, cmd->tot_tc/cmd->count);
 386 +
 387 +    /* CMD53 Rx bytes + block mode */
 388 +    for (i=0; i<512; i++) {
 389 +        cmd = &result->cmd53_rx_byte[i];
 390 +        if (cmd->count) {
 391 +            printk("sdio<%6d><%3dB>_Rx_<%9d><%9d><%6d><%6d>_<%9dB><%2dM>\n", cmd->count, i, cmd->tot_tc,
 392 +                             cmd->max_tc, cmd->min_tc, cmd->tot_tc/cmd->count,
 393 +                             cmd->tot_bytes, (cmd->tot_bytes/10)*13 / (cmd->tot_tc/10));
 394 +        }
 395 +    }
 396 +    for (i=0; i<100; i++) {
 397 +        cmd = &result->cmd53_rx_blk[i];
 398 +        if (cmd->count) {
 399 +            printk("sdio<%6d><%3d>B_Rx_<%9d><%9d><%6d><%6d>_<%9dB><%2dM>\n", cmd->count, i, cmd->tot_tc,
 400 +                             cmd->max_tc, cmd->min_tc, cmd->tot_tc/cmd->count,
 401 +                             cmd->tot_bytes, (cmd->tot_bytes/10)*13 / (cmd->tot_tc/10));
 402 +        }
 403 +    }
 404 +
 405 +    /* CMD53 Tx bytes + block mode */
 406 +    for (i=0; i<512; i++) {
 407 +        cmd = &result->cmd53_tx_byte[i];
 408 +        if (cmd->count) {
 409 +            printk("sdio<%6d><%3dB>_Tx_<%9d><%9d><%6d><%6d>_<%9dB><%2dM>\n", cmd->count, i, cmd->tot_tc,
 410 +                             cmd->max_tc, cmd->min_tc, cmd->tot_tc/cmd->count,
 411 +                             cmd->tot_bytes, (cmd->tot_bytes/10)*13 / (cmd->tot_tc/10));
 412 +        }
 413 +    }
 414 +    for (i=0; i<100; i++) {
 415 +        cmd = &result->cmd53_tx_blk[i];
 416 +        if (cmd->count) {
 417 +            printk("sdio<%6d><%3d>B_Tx_<%9d><%9d><%6d><%6d>_<%9dB><%2dM>\n", cmd->count, i, cmd->tot_tc,
 418 +                             cmd->max_tc, cmd->min_tc, cmd->tot_tc/cmd->count,
 419 +                             cmd->tot_bytes, (cmd->tot_bytes/10)*13 / (cmd->tot_tc/10));
 420 +        }
 421 +    }
 422 +
 423 +    printk("sdio === performance dump done ===\n");
 424 +}
 425 +
 426 +//========= sdio command table ===========
 427 +void msdc_performance(u32 opcode, u32 sizes, u32 bRx, u32 ticks)
 428 +{
 429 +    struct sdio_profile* result = &sdio_perfomance;
 430 +    struct cmd_profile*  cmd;
 431 +    u32 block;
 432 +
 433 +    if (sdio_pro_enable == 0) {
 434 +        return;
 435 +    }
 436 +
 437 +    if (opcode == 52) {
 438 +        cmd = bRx ?  &result->cmd52_rx : &result->cmd52_tx;
 439 +    } else if (opcode == 53) {
 440 +        if (sizes < 512) {
 441 +            cmd = bRx ?  &result->cmd53_rx_byte[sizes] : &result->cmd53_tx_byte[sizes];
 442 +        } else {
 443 +            block = sizes / 512;
 444 +            if (block >= 99) {
 445 +               printk("cmd53 error blocks\n");
 446 +               while(1);
 447 +            }
 448 +            cmd = bRx ?  &result->cmd53_rx_blk[block] : &result->cmd53_tx_blk[block];
 449 +        }
 450 +    } else {
 451 +        return;
 452 +    }
 453 +
 454 +    /* update the members */
 455 +    if (ticks > cmd->max_tc){
 456 +        cmd->max_tc = ticks;
 457 +    }
 458 +    if (cmd->min_tc == 0 || ticks < cmd->min_tc) {
 459 +        cmd->min_tc = ticks;
 460 +    }
 461 +    cmd->tot_tc += ticks;
 462 +    cmd->tot_bytes += sizes;
 463 +    cmd->count ++;
 464 +
 465 +    if (bRx) {
 466 +        result->total_rx_bytes += sizes;
 467 +    } else {
 468 +        result->total_tx_bytes += sizes;
 469 +    }
 470 +    result->total_tc += ticks;
 471 +
 472 +    /* dump when total_tc > 30s */
 473 +    if (result->total_tc >= sdio_pro_time * TICKS_ONE_MS * 1000) {
 474 +        msdc_sdio_profile(result);
 475 +        memset(result, 0 , sizeof(struct sdio_profile));
 476 +    }
 477 +}
 478 +
 479 +//========== driver proc interface ===========
 480 +static int msdc_debug_proc_read(struct seq_file *s, void *p)
 481 +{
 482 +       seq_printf(s, "\n=========================================\n");
 483 +       seq_printf(s, "Index<0> + Id + Zone\n");
 484 +       seq_printf(s, "-> PWR<9> WRN<8> | FIO<7> OPS<6> FUN<5> CFG<4> | INT<3> RSP<2> CMD<1> DMA<0>\n");
 485 +       seq_printf(s, "-> echo 0 3 0x3ff >msdc_bebug -> host[3] debug zone set to 0x3ff\n");
 486 +       seq_printf(s, "-> MSDC[0] Zone: 0x%.8x\n", sd_debug_zone[0]);
 487 +       seq_printf(s, "-> MSDC[1] Zone: 0x%.8x\n", sd_debug_zone[1]);
 488 +       seq_printf(s, "-> MSDC[2] Zone: 0x%.8x\n", sd_debug_zone[2]);
 489 +       seq_printf(s, "-> MSDC[3] Zone: 0x%.8x\n", sd_debug_zone[3]);
 490 +
 491 +       seq_printf(s, "Index<1> + ID:4|Mode:4 + DMA_SIZE\n");
 492 +       seq_printf(s, "-> 0)PIO 1)DMA 2)SIZE\n");
 493 +       seq_printf(s, "-> echo 1 22 0x200 >msdc_bebug -> host[2] size mode, dma when >= 512\n");
 494 +       seq_printf(s, "-> MSDC[0] mode<%d> size<%d>\n", drv_mode[0], dma_size[0]);
 495 +       seq_printf(s, "-> MSDC[1] mode<%d> size<%d>\n", drv_mode[1], dma_size[1]);
 496 +       seq_printf(s, "-> MSDC[2] mode<%d> size<%d>\n", drv_mode[2], dma_size[2]);
 497 +       seq_printf(s, "-> MSDC[3] mode<%d> size<%d>\n", drv_mode[3], dma_size[3]);
 498 +
 499 +       seq_printf(s, "Index<3> + SDIO_PROFILE + TIME\n");
 500 +       seq_printf(s, "-> echo 3 1 0x1E >msdc_bebug -> enable sdio_profile, 30s\n");
 501 +       seq_printf(s, "-> SDIO_PROFILE<%d> TIME<%ds>\n", sdio_pro_enable, sdio_pro_time);
 502 +       seq_printf(s, "=========================================\n\n");
 503 +
 504 +       return 0;
 505 +}
 506 +
 507 +static ssize_t msdc_debug_proc_write(struct file *file,
 508 +                       const char __user *buf, size_t count, loff_t *data)
 509 +{
 510 +       int ret;
 511 +
 512 +       int cmd, p1, p2;
 513 +       int id, zone;
 514 +       int mode, size;
 515 +
 516 +       if (count == 0)return -1;
 517 +       if(count > 255)count = 255;
 518 +
 519 +       ret = copy_from_user(cmd_buf, buf, count);
 520 +       if (ret < 0)return -1;
 521 +
 522 +       cmd_buf[count] = '\0';
 523 +       printk("msdc Write %s\n", cmd_buf);
 524 +
 525 +       sscanf(cmd_buf, "%x %x %x", &cmd, &p1, &p2);
 526 +
 527 +       if(cmd == SD_TOOL_ZONE) {
 528 +               id = p1; zone = p2; zone &= 0x3ff;
 529 +               printk("msdc host_id<%d> zone<0x%.8x>\n", id, zone);
 530 +               if(id >=0 && id<=3){
 531 +                       sd_debug_zone[id] = zone;
 532 +               }
 533 +               else if(id == 4){
 534 +                       sd_debug_zone[0] = sd_debug_zone[1] = zone;
 535 +                       sd_debug_zone[2] = sd_debug_zone[3] = zone;
 536 +               }
 537 +               else{
 538 +                       printk("msdc host_id error when set debug zone\n");
 539 +               }
 540 +       } else if (cmd == SD_TOOL_DMA_SIZE) {
 541 +               id = p1>>4;  mode = (p1&0xf); size = p2;
 542 +               if(id >=0 && id<=3){
 543 +                       drv_mode[id] = mode;
 544 +                       dma_size[id] = p2;
 545 +               }
 546 +               else if(id == 4){
 547 +                       drv_mode[0] = drv_mode[1] = mode;
 548 +                       drv_mode[2] = drv_mode[3] = mode;
 549 +                       dma_size[0] = dma_size[1] = p2;
 550 +                       dma_size[2] = dma_size[3] = p2;
 551 +               }
 552 +               else{
 553 +                       printk("msdc host_id error when select mode\n");
 554 +               }
 555 +       } else if (cmd == SD_TOOL_SDIO_PROFILE) {
 556 +               if (p1 == 1) { /* enable profile */
 557 +                       if (gpt_enable == 0) {
 558 +                               // msdc_init_gpt(); /* --- by chhung */
 559 +                               gpt_enable = 1;
 560 +                       }
 561 +                       sdio_pro_enable = 1;
 562 +                       if (p2 == 0) p2 = 1; if (p2 >= 30) p2 = 30;
 563 +                       sdio_pro_time = p2 ;
 564 +               }       else if (p1 == 0) {
 565 +                       /* todo */
 566 +                       sdio_pro_enable = 0;
 567 +               }
 568 +       }
 569 +
 570 +       return count;
 571 +}
 572 +
 573 +static int msdc_debug_show(struct inode *inode, struct file *file)
 574 +{
 575 +       return single_open(file, msdc_debug_proc_read, NULL);
 576 +}
 577 +
 578 +static const struct file_operations msdc_debug_fops = {
 579 +       .owner          = THIS_MODULE,
 580 +       .open           = msdc_debug_show,
 581 +       .read           = seq_read,
 582 +       .write          = msdc_debug_proc_write,
 583 +       .llseek         = seq_lseek,
 584 +       .release        = single_release,
 585 +};
 586 +
 587 +int msdc_debug_proc_init(void)
 588 +{
 589 +    struct proc_dir_entry *de = proc_create("msdc_debug", 0667, NULL, &msdc_debug_fops);
 590 +
 591 +    if (!de || IS_ERR(de))
 592 +       printk("!! Create MSDC debug PROC fail !!\n");
 593 +
 594 +    return 0 ;
 595 +}
 596 +EXPORT_SYMBOL_GPL(msdc_debug_proc_init);
 597 +#endif
 598 --- /dev/null
 599 +++ b/drivers/mmc/host/mtk-mmc/dbg.h
 600 @@ -0,0 +1,156 @@
 601 +/* Copyright Statement:
 602 + *
 603 + * This software/firmware and related documentation ("MediaTek Software") are
 604 + * protected under relevant copyright laws. The information contained herein
 605 + * is confidential and proprietary to MediaTek Inc. and/or its licensors.
 606 + * Without the prior written permission of MediaTek inc. and/or its licensors,
 607 + * any reproduction, modification, use or disclosure of MediaTek Software,
 608 + * and information contained herein, in whole or in part, shall be strictly prohibited.
 609 + *
 610 + * MediaTek Inc. (C) 2010. All rights reserved.
 611 + *
 612 + * BY OPENING THIS FILE, RECEIVER HEREBY UNEQUIVOCALLY ACKNOWLEDGES AND AGREES
 613 + * THAT THE SOFTWARE/FIRMWARE AND ITS DOCUMENTATIONS ("MEDIATEK SOFTWARE")
 614 + * RECEIVED FROM MEDIATEK AND/OR ITS REPRESENTATIVES ARE PROVIDED TO RECEIVER ON
 615 + * AN "AS-IS" BASIS ONLY. MEDIATEK EXPRESSLY DISCLAIMS ANY AND ALL WARRANTIES,
 616 + * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE IMPLIED WARRANTIES OF
 617 + * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE OR NONINFRINGEMENT.
 618 + * NEITHER DOES MEDIATEK PROVIDE ANY WARRANTY WHATSOEVER WITH RESPECT TO THE
 619 + * SOFTWARE OF ANY THIRD PARTY WHICH MAY BE USED BY, INCORPORATED IN, OR
 620 + * SUPPLIED WITH THE MEDIATEK SOFTWARE, AND RECEIVER AGREES TO LOOK ONLY TO SUCH
 621 + * THIRD PARTY FOR ANY WARRANTY CLAIM RELATING THERETO. RECEIVER EXPRESSLY ACKNOWLEDGES
 622 + * THAT IT IS RECEIVER'S SOLE RESPONSIBILITY TO OBTAIN FROM ANY THIRD PARTY ALL PROPER LICENSES
 623 + * CONTAINED IN MEDIATEK SOFTWARE. MEDIATEK SHALL ALSO NOT BE RESPONSIBLE FOR ANY MEDIATEK
 624 + * SOFTWARE RELEASES MADE TO RECEIVER'S SPECIFICATION OR TO CONFORM TO A PARTICULAR
 625 + * STANDARD OR OPEN FORUM. RECEIVER'S SOLE AND EXCLUSIVE REMEDY AND MEDIATEK'S ENTIRE AND
 626 + * CUMULATIVE LIABILITY WITH RESPECT TO THE MEDIATEK SOFTWARE RELEASED HEREUNDER WILL BE,
 627 + * AT MEDIATEK'S OPTION, TO REVISE OR REPLACE THE MEDIATEK SOFTWARE AT ISSUE,
 628 + * OR REFUND ANY SOFTWARE LICENSE FEES OR SERVICE CHARGE PAID BY RECEIVER TO
 629 + * MEDIATEK FOR SUCH MEDIATEK SOFTWARE AT ISSUE.
 630 + *
 631 + * The following software/firmware and/or related documentation ("MediaTek Software")
 632 + * have been modified by MediaTek Inc. All revisions are subject to any receiver's
 633 + * applicable license agreements with MediaTek Inc.
 634 + */
 635 +#ifndef __MT_MSDC_DEUBG__
 636 +#define __MT_MSDC_DEUBG__
 637 +
 638 +//==========================
 639 +extern u32 sdio_pro_enable;
 640 +/* for a type command, e.g. CMD53, 2 blocks */
 641 +struct cmd_profile {
 642 +    u32 max_tc;    /* Max tick count */
 643 +    u32 min_tc;
 644 +    u32 tot_tc;    /* total tick count */
 645 +    u32 tot_bytes;
 646 +    u32 count;     /* the counts of the command */
 647 +};
 648 +
 649 +/* dump when total_tc and total_bytes */
 650 +struct sdio_profile {
 651 +    u32 total_tc;         /* total tick count of CMD52 and CMD53 */
 652 +    u32 total_tx_bytes;   /* total bytes of CMD53 Tx */
 653 +    u32 total_rx_bytes;   /* total bytes of CMD53 Rx */
 654 +
 655 +    /*CMD52*/
 656 +    struct cmd_profile cmd52_tx;
 657 +    struct cmd_profile cmd52_rx;
 658 +
 659 +    /*CMD53 in byte unit */
 660 +    struct cmd_profile cmd53_tx_byte[512];
 661 +    struct cmd_profile cmd53_rx_byte[512];
 662 +
 663 +    /*CMD53 in block unit */
 664 +    struct cmd_profile cmd53_tx_blk[100];
 665 +    struct cmd_profile cmd53_rx_blk[100];
 666 +};
 667 +
 668 +//==========================
 669 +typedef enum {
 670 +    SD_TOOL_ZONE = 0,
 671 +    SD_TOOL_DMA_SIZE  = 1,
 672 +    SD_TOOL_PM_ENABLE = 2,
 673 +    SD_TOOL_SDIO_PROFILE = 3,
 674 +} msdc_dbg;
 675 +
 676 +typedef enum {
 677 +    MODE_PIO = 0,
 678 +    MODE_DMA = 1,
 679 +    MODE_SIZE_DEP = 2,
 680 +} msdc_mode;
 681 +extern msdc_mode drv_mode[4];
 682 +extern u32 dma_size[4];
 683 +
 684 +/* Debug message event */
 685 +#define DBG_EVT_NONE        (0)       /* No event */
 686 +#define DBG_EVT_DMA         (1 << 0)  /* DMA related event */
 687 +#define DBG_EVT_CMD         (1 << 1)  /* MSDC CMD related event */
 688 +#define DBG_EVT_RSP         (1 << 2)  /* MSDC CMD RSP related event */
 689 +#define DBG_EVT_INT         (1 << 3)  /* MSDC INT event */
 690 +#define DBG_EVT_CFG         (1 << 4)  /* MSDC CFG event */
 691 +#define DBG_EVT_FUC         (1 << 5)  /* Function event */
 692 +#define DBG_EVT_OPS         (1 << 6)  /* Read/Write operation event */
 693 +#define DBG_EVT_FIO         (1 << 7)  /* FIFO operation event */
 694 +#define DBG_EVT_WRN         (1 << 8)  /* Warning event */
 695 +#define DBG_EVT_PWR         (1 << 9)  /* Power event */
 696 +#define DBG_EVT_ALL         (0xffffffff)
 697 +
 698 +#define DBG_EVT_MASK        (DBG_EVT_ALL)
 699 +
 700 +extern unsigned int sd_debug_zone[4];
 701 +#define TAG "msdc"
 702 +#if 0 /* +++ chhung */
 703 +#define BUG_ON(x) \
 704 +do { \
 705 +       if (x) { \
 706 +               printk("[BUG] %s LINE:%d FILE:%s\n", #x, __LINE__, __FILE__); \
 707 +               while(1); \
 708 +       } \
 709 +}while(0)
 710 +#endif /* end of +++ */
 711 +
 712 +#define N_MSG(evt, fmt, args...)
 713 +/*
 714 +do {    \
 715 +    if ((DBG_EVT_##evt) & sd_debug_zone[host->id]) { \
 716 +        printk(KERN_ERR TAG"%d -> "fmt" <- %s() : L<%d> PID<%s><0x%x>\n", \
 717 +            host->id,  ##args , __FUNCTION__, __LINE__, current->comm, current->pid);  \
 718 +    } \
 719 +} while(0)
 720 +*/
 721 +
 722 +#define ERR_MSG(fmt, args...) \
 723 +do { \
 724 +    printk(KERN_ERR TAG"%d -> "fmt" <- %s() : L<%d> PID<%s><0x%x>\n", \
 725 +        host->id,  ##args , __FUNCTION__, __LINE__, current->comm, current->pid); \
 726 +} while(0);
 727 +
 728 +#if 1
 729 +//defined CONFIG_MTK_MMC_CD_POLL
 730 +#define INIT_MSG(fmt, args...)
 731 +#define IRQ_MSG(fmt, args...)
 732 +#else
 733 +#define INIT_MSG(fmt, args...) \
 734 +do { \
 735 +    printk(KERN_ERR TAG"%d -> "fmt" <- %s() : L<%d> PID<%s><0x%x>\n", \
 736 +        host->id,  ##args , __FUNCTION__, __LINE__, current->comm, current->pid); \
 737 +} while(0);
 738 +
 739 +/* PID in ISR in not corrent */
 740 +#define IRQ_MSG(fmt, args...) \
 741 +do { \
 742 +    printk(KERN_ERR TAG"%d -> "fmt" <- %s() : L<%d>\n", \
 743 +        host->id,  ##args , __FUNCTION__, __LINE__); \
 744 +} while(0);
 745 +#endif
 746 +
 747 +int msdc_debug_proc_init(void);
 748 +
 749 +#if 0 /* --- chhung */
 750 +void msdc_init_gpt(void);
 751 +extern void GPT_GetCounter64(UINT32 *cntL32, UINT32 *cntH32);
 752 +#endif /* end of --- */
 753 +u32 msdc_time_calc(u32 old_L32, u32 old_H32, u32 new_L32, u32 new_H32);
 754 +void msdc_performance(u32 opcode, u32 sizes, u32 bRx, u32 ticks);
 755 +
 756 +#endif
 757 --- /dev/null
 758 +++ b/drivers/mmc/host/mtk-mmc/mt6575_sd.h
 759 @@ -0,0 +1,1001 @@
 760 +/* Copyright Statement:
 761 + *
 762 + * This software/firmware and related documentation ("MediaTek Software") are
 763 + * protected under relevant copyright laws. The information contained herein
 764 + * is confidential and proprietary to MediaTek Inc. and/or its licensors.
 765 + * Without the prior written permission of MediaTek inc. and/or its licensors,
 766 + * any reproduction, modification, use or disclosure of MediaTek Software,
 767 + * and information contained herein, in whole or in part, shall be strictly prohibited.
 768 + */
 769 +/* MediaTek Inc. (C) 2010. All rights reserved.
 770 + *
 771 + * BY OPENING THIS FILE, RECEIVER HEREBY UNEQUIVOCALLY ACKNOWLEDGES AND AGREES
 772 + * THAT THE SOFTWARE/FIRMWARE AND ITS DOCUMENTATIONS ("MEDIATEK SOFTWARE")
 773 + * RECEIVED FROM MEDIATEK AND/OR ITS REPRESENTATIVES ARE PROVIDED TO RECEIVER ON
 774 + * AN "AS-IS" BASIS ONLY. MEDIATEK EXPRESSLY DISCLAIMS ANY AND ALL WARRANTIES,
 775 + * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE IMPLIED WARRANTIES OF
 776 + * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE OR NONINFRINGEMENT.
 777 + * NEITHER DOES MEDIATEK PROVIDE ANY WARRANTY WHATSOEVER WITH RESPECT TO THE
 778 + * SOFTWARE OF ANY THIRD PARTY WHICH MAY BE USED BY, INCORPORATED IN, OR
 779 + * SUPPLIED WITH THE MEDIATEK SOFTWARE, AND RECEIVER AGREES TO LOOK ONLY TO SUCH
 780 + * THIRD PARTY FOR ANY WARRANTY CLAIM RELATING THERETO. RECEIVER EXPRESSLY ACKNOWLEDGES
 781 + * THAT IT IS RECEIVER'S SOLE RESPONSIBILITY TO OBTAIN FROM ANY THIRD PARTY ALL PROPER LICENSES
 782 + * CONTAINED IN MEDIATEK SOFTWARE. MEDIATEK SHALL ALSO NOT BE RESPONSIBLE FOR ANY MEDIATEK
 783 + * SOFTWARE RELEASES MADE TO RECEIVER'S SPECIFICATION OR TO CONFORM TO A PARTICULAR
 784 + * STANDARD OR OPEN FORUM. RECEIVER'S SOLE AND EXCLUSIVE REMEDY AND MEDIATEK'S ENTIRE AND
 785 + * CUMULATIVE LIABILITY WITH RESPECT TO THE MEDIATEK SOFTWARE RELEASED HEREUNDER WILL BE,
 786 + * AT MEDIATEK'S OPTION, TO REVISE OR REPLACE THE MEDIATEK SOFTWARE AT ISSUE,
 787 + * OR REFUND ANY SOFTWARE LICENSE FEES OR SERVICE CHARGE PAID BY RECEIVER TO
 788 + * MEDIATEK FOR SUCH MEDIATEK SOFTWARE AT ISSUE.
 789 + *
 790 + * The following software/firmware and/or related documentation ("MediaTek Software")
 791 + * have been modified by MediaTek Inc. All revisions are subject to any receiver's
 792 + * applicable license agreements with MediaTek Inc.
 793 + */
 794 +
 795 +#ifndef MT6575_SD_H
 796 +#define MT6575_SD_H
 797 +
 798 +#include <linux/bitops.h>
 799 +#include <linux/mmc/host.h>
 800 +
 801 +// #include <mach/mt6575_reg_base.h> /* --- by chhung */
 802 +
 803 +/*--------------------------------------------------------------------------*/
 804 +/* Common Macro                                                             */
 805 +/*--------------------------------------------------------------------------*/
 806 +#define REG_ADDR(x)                 ((volatile u32*)(base + OFFSET_##x))
 807 +
 808 +/*--------------------------------------------------------------------------*/
 809 +/* Common Definition                                                        */
 810 +/*--------------------------------------------------------------------------*/
 811 +#define MSDC_FIFO_SZ            (128)
 812 +#define MSDC_FIFO_THD           (64)  // (128)
 813 +#define MSDC_NUM                (4)
 814 +
 815 +#define MSDC_MS                 (0)
 816 +#define MSDC_SDMMC              (1)
 817 +
 818 +#define MSDC_MODE_UNKNOWN       (0)
 819 +#define MSDC_MODE_PIO           (1)
 820 +#define MSDC_MODE_DMA_BASIC     (2)
 821 +#define MSDC_MODE_DMA_DESC      (3)
 822 +#define MSDC_MODE_DMA_ENHANCED  (4)
 823 +#define MSDC_MODE_MMC_STREAM    (5)
 824 +
 825 +#define MSDC_BUS_1BITS          (0)
 826 +#define MSDC_BUS_4BITS          (1)
 827 +#define MSDC_BUS_8BITS          (2)
 828 +
 829 +#define MSDC_BRUST_8B           (3)
 830 +#define MSDC_BRUST_16B          (4)
 831 +#define MSDC_BRUST_32B          (5)
 832 +#define MSDC_BRUST_64B          (6)
 833 +
 834 +#define MSDC_PIN_PULL_NONE      (0)
 835 +#define MSDC_PIN_PULL_DOWN      (1)
 836 +#define MSDC_PIN_PULL_UP        (2)
 837 +#define MSDC_PIN_KEEP           (3)
 838 +
 839 +#define MSDC_MAX_SCLK           (48000000) /* +/- by chhung */
 840 +#define MSDC_MIN_SCLK           (260000)
 841 +
 842 +#define MSDC_AUTOCMD12          (0x0001)
 843 +#define MSDC_AUTOCMD23          (0x0002)
 844 +#define MSDC_AUTOCMD19          (0x0003)
 845 +
 846 +#define MSDC_EMMC_BOOTMODE0     (0)     /* Pull low CMD mode */
 847 +#define MSDC_EMMC_BOOTMODE1     (1)     /* Reset CMD mode */
 848 +
 849 +enum {
 850 +    RESP_NONE = 0,
 851 +    RESP_R1,
 852 +    RESP_R2,
 853 +    RESP_R3,
 854 +    RESP_R4,
 855 +    RESP_R5,
 856 +    RESP_R6,
 857 +    RESP_R7,
 858 +    RESP_R1B
 859 +};
 860 +
 861 +/*--------------------------------------------------------------------------*/
 862 +/* Register Offset                                                          */
 863 +/*--------------------------------------------------------------------------*/
 864 +#define OFFSET_MSDC_CFG         (0x0)
 865 +#define OFFSET_MSDC_IOCON       (0x04)
 866 +#define OFFSET_MSDC_PS          (0x08)
 867 +#define OFFSET_MSDC_INT         (0x0c)
 868 +#define OFFSET_MSDC_INTEN       (0x10)
 869 +#define OFFSET_MSDC_FIFOCS      (0x14)
 870 +#define OFFSET_MSDC_TXDATA      (0x18)
 871 +#define OFFSET_MSDC_RXDATA      (0x1c)
 872 +#define OFFSET_SDC_CFG          (0x30)
 873 +#define OFFSET_SDC_CMD          (0x34)
 874 +#define OFFSET_SDC_ARG          (0x38)
 875 +#define OFFSET_SDC_STS          (0x3c)
 876 +#define OFFSET_SDC_RESP0        (0x40)
 877 +#define OFFSET_SDC_RESP1        (0x44)
 878 +#define OFFSET_SDC_RESP2        (0x48)
 879 +#define OFFSET_SDC_RESP3        (0x4c)
 880 +#define OFFSET_SDC_BLK_NUM      (0x50)
 881 +#define OFFSET_SDC_CSTS         (0x58)
 882 +#define OFFSET_SDC_CSTS_EN      (0x5c)
 883 +#define OFFSET_SDC_DCRC_STS     (0x60)
 884 +#define OFFSET_EMMC_CFG0        (0x70)
 885 +#define OFFSET_EMMC_CFG1        (0x74)
 886 +#define OFFSET_EMMC_STS         (0x78)
 887 +#define OFFSET_EMMC_IOCON       (0x7c)
 888 +#define OFFSET_SDC_ACMD_RESP    (0x80)
 889 +#define OFFSET_SDC_ACMD19_TRG   (0x84)
 890 +#define OFFSET_SDC_ACMD19_STS   (0x88)
 891 +#define OFFSET_MSDC_DMA_SA      (0x90)
 892 +#define OFFSET_MSDC_DMA_CA      (0x94)
 893 +#define OFFSET_MSDC_DMA_CTRL    (0x98)
 894 +#define OFFSET_MSDC_DMA_CFG     (0x9c)
 895 +#define OFFSET_MSDC_DBG_SEL     (0xa0)
 896 +#define OFFSET_MSDC_DBG_OUT     (0xa4)
 897 +#define OFFSET_MSDC_PATCH_BIT   (0xb0)
 898 +#define OFFSET_MSDC_PATCH_BIT1  (0xb4)
 899 +#define OFFSET_MSDC_PAD_CTL0    (0xe0)
 900 +#define OFFSET_MSDC_PAD_CTL1    (0xe4)
 901 +#define OFFSET_MSDC_PAD_CTL2    (0xe8)
 902 +#define OFFSET_MSDC_PAD_TUNE    (0xec)
 903 +#define OFFSET_MSDC_DAT_RDDLY0  (0xf0)
 904 +#define OFFSET_MSDC_DAT_RDDLY1  (0xf4)
 905 +#define OFFSET_MSDC_HW_DBG      (0xf8)
 906 +#define OFFSET_MSDC_VERSION     (0x100)
 907 +#define OFFSET_MSDC_ECO_VER     (0x104)
 908 +
 909 +/*--------------------------------------------------------------------------*/
 910 +/* Register Address                                                         */
 911 +/*--------------------------------------------------------------------------*/
 912 +
 913 +/* common register */
 914 +#define MSDC_CFG                REG_ADDR(MSDC_CFG)
 915 +#define MSDC_IOCON              REG_ADDR(MSDC_IOCON)
 916 +#define MSDC_PS                 REG_ADDR(MSDC_PS)
 917 +#define MSDC_INT                REG_ADDR(MSDC_INT)
 918 +#define MSDC_INTEN              REG_ADDR(MSDC_INTEN)
 919 +#define MSDC_FIFOCS             REG_ADDR(MSDC_FIFOCS)
 920 +#define MSDC_TXDATA             REG_ADDR(MSDC_TXDATA)
 921 +#define MSDC_RXDATA             REG_ADDR(MSDC_RXDATA)
 922 +#define MSDC_PATCH_BIT0         REG_ADDR(MSDC_PATCH_BIT)
 923 +
 924 +/* sdmmc register */
 925 +#define SDC_CFG                 REG_ADDR(SDC_CFG)
 926 +#define SDC_CMD                 REG_ADDR(SDC_CMD)
 927 +#define SDC_ARG                 REG_ADDR(SDC_ARG)
 928 +#define SDC_STS                 REG_ADDR(SDC_STS)
 929 +#define SDC_RESP0               REG_ADDR(SDC_RESP0)
 930 +#define SDC_RESP1               REG_ADDR(SDC_RESP1)
 931 +#define SDC_RESP2               REG_ADDR(SDC_RESP2)
 932 +#define SDC_RESP3               REG_ADDR(SDC_RESP3)
 933 +#define SDC_BLK_NUM             REG_ADDR(SDC_BLK_NUM)
 934 +#define SDC_CSTS                REG_ADDR(SDC_CSTS)
 935 +#define SDC_CSTS_EN             REG_ADDR(SDC_CSTS_EN)
 936 +#define SDC_DCRC_STS            REG_ADDR(SDC_DCRC_STS)
 937 +
 938 +/* emmc register*/
 939 +#define EMMC_CFG0               REG_ADDR(EMMC_CFG0)
 940 +#define EMMC_CFG1               REG_ADDR(EMMC_CFG1)
 941 +#define EMMC_STS                REG_ADDR(EMMC_STS)
 942 +#define EMMC_IOCON              REG_ADDR(EMMC_IOCON)
 943 +
 944 +/* auto command register */
 945 +#define SDC_ACMD_RESP           REG_ADDR(SDC_ACMD_RESP)
 946 +#define SDC_ACMD19_TRG          REG_ADDR(SDC_ACMD19_TRG)
 947 +#define SDC_ACMD19_STS          REG_ADDR(SDC_ACMD19_STS)
 948 +
 949 +/* dma register */
 950 +#define MSDC_DMA_SA             REG_ADDR(MSDC_DMA_SA)
 951 +#define MSDC_DMA_CA             REG_ADDR(MSDC_DMA_CA)
 952 +#define MSDC_DMA_CTRL           REG_ADDR(MSDC_DMA_CTRL)
 953 +#define MSDC_DMA_CFG            REG_ADDR(MSDC_DMA_CFG)
 954 +
 955 +/* pad ctrl register */
 956 +#define MSDC_PAD_CTL0           REG_ADDR(MSDC_PAD_CTL0)
 957 +#define MSDC_PAD_CTL1           REG_ADDR(MSDC_PAD_CTL1)
 958 +#define MSDC_PAD_CTL2           REG_ADDR(MSDC_PAD_CTL2)
 959 +
 960 +/* data read delay */
 961 +#define MSDC_DAT_RDDLY0         REG_ADDR(MSDC_DAT_RDDLY0)
 962 +#define MSDC_DAT_RDDLY1         REG_ADDR(MSDC_DAT_RDDLY1)
 963 +
 964 +/* debug register */
 965 +#define MSDC_DBG_SEL            REG_ADDR(MSDC_DBG_SEL)
 966 +#define MSDC_DBG_OUT            REG_ADDR(MSDC_DBG_OUT)
 967 +
 968 +/* misc register */
 969 +#define MSDC_PATCH_BIT          REG_ADDR(MSDC_PATCH_BIT)
 970 +#define MSDC_PATCH_BIT1         REG_ADDR(MSDC_PATCH_BIT1)
 971 +#define MSDC_PAD_TUNE           REG_ADDR(MSDC_PAD_TUNE)
 972 +#define MSDC_HW_DBG             REG_ADDR(MSDC_HW_DBG)
 973 +#define MSDC_VERSION            REG_ADDR(MSDC_VERSION)
 974 +#define MSDC_ECO_VER            REG_ADDR(MSDC_ECO_VER) /* ECO Version */
 975 +
 976 +/*--------------------------------------------------------------------------*/
 977 +/* Register Mask                                                            */
 978 +/*--------------------------------------------------------------------------*/
 979 +
 980 +/* MSDC_CFG mask */
 981 +#define MSDC_CFG_MODE           (0x1  << 0)     /* RW */
 982 +#define MSDC_CFG_CKPDN          (0x1  << 1)     /* RW */
 983 +#define MSDC_CFG_RST            (0x1  << 2)     /* RW */
 984 +#define MSDC_CFG_PIO            (0x1  << 3)     /* RW */
 985 +#define MSDC_CFG_CKDRVEN        (0x1  << 4)     /* RW */
 986 +#define MSDC_CFG_BV18SDT        (0x1  << 5)     /* RW */
 987 +#define MSDC_CFG_BV18PSS        (0x1  << 6)     /* R  */
 988 +#define MSDC_CFG_CKSTB          (0x1  << 7)     /* R  */
 989 +#define MSDC_CFG_CKDIV          (0xff << 8)     /* RW */
 990 +#define MSDC_CFG_CKMOD          (0x3  << 16)    /* RW */
 991 +
 992 +/* MSDC_IOCON mask */
 993 +#define MSDC_IOCON_SDR104CKS    (0x1  << 0)     /* RW */
 994 +#define MSDC_IOCON_RSPL         (0x1  << 1)     /* RW */
 995 +#define MSDC_IOCON_DSPL         (0x1  << 2)     /* RW */
 996 +#define MSDC_IOCON_DDLSEL       (0x1  << 3)     /* RW */
 997 +#define MSDC_IOCON_DDR50CKD     (0x1  << 4)     /* RW */
 998 +#define MSDC_IOCON_DSPLSEL      (0x1  << 5)     /* RW */
 999 +#define MSDC_IOCON_D0SPL        (0x1  << 16)    /* RW */
1000 +#define MSDC_IOCON_D1SPL        (0x1  << 17)    /* RW */
1001 +#define MSDC_IOCON_D2SPL        (0x1  << 18)    /* RW */
1002 +#define MSDC_IOCON_D3SPL        (0x1  << 19)    /* RW */
1003 +#define MSDC_IOCON_D4SPL        (0x1  << 20)    /* RW */
1004 +#define MSDC_IOCON_D5SPL        (0x1  << 21)    /* RW */
1005 +#define MSDC_IOCON_D6SPL        (0x1  << 22)    /* RW */
1006 +#define MSDC_IOCON_D7SPL        (0x1  << 23)    /* RW */
1007 +#define MSDC_IOCON_RISCSZ       (0x3  << 24)    /* RW */
1008 +
1009 +/* MSDC_PS mask */
1010 +#define MSDC_PS_CDEN            (0x1  << 0)     /* RW */
1011 +#define MSDC_PS_CDSTS           (0x1  << 1)     /* R  */
1012 +#define MSDC_PS_CDDEBOUNCE      (0xf  << 12)    /* RW */
1013 +#define MSDC_PS_DAT             (0xff << 16)    /* R  */
1014 +#define MSDC_PS_CMD             (0x1  << 24)    /* R  */
1015 +#define MSDC_PS_WP              (0x1UL<< 31)    /* R  */
1016 +
1017 +/* MSDC_INT mask */
1018 +#define MSDC_INT_MMCIRQ         (0x1  << 0)     /* W1C */
1019 +#define MSDC_INT_CDSC           (0x1  << 1)     /* W1C */
1020 +#define MSDC_INT_ACMDRDY        (0x1  << 3)     /* W1C */
1021 +#define MSDC_INT_ACMDTMO        (0x1  << 4)     /* W1C */
1022 +#define MSDC_INT_ACMDCRCERR     (0x1  << 5)     /* W1C */
1023 +#define MSDC_INT_DMAQ_EMPTY     (0x1  << 6)     /* W1C */
1024 +#define MSDC_INT_SDIOIRQ        (0x1  << 7)     /* W1C */
1025 +#define MSDC_INT_CMDRDY         (0x1  << 8)     /* W1C */
1026 +#define MSDC_INT_CMDTMO         (0x1  << 9)     /* W1C */
1027 +#define MSDC_INT_RSPCRCERR      (0x1  << 10)    /* W1C */
1028 +#define MSDC_INT_CSTA           (0x1  << 11)    /* R */
1029 +#define MSDC_INT_XFER_COMPL     (0x1  << 12)    /* W1C */
1030 +#define MSDC_INT_DXFER_DONE     (0x1  << 13)    /* W1C */
1031 +#define MSDC_INT_DATTMO         (0x1  << 14)    /* W1C */
1032 +#define MSDC_INT_DATCRCERR      (0x1  << 15)    /* W1C */
1033 +#define MSDC_INT_ACMD19_DONE    (0x1  << 16)    /* W1C */
1034 +
1035 +/* MSDC_INTEN mask */
1036 +#define MSDC_INTEN_MMCIRQ       (0x1  << 0)     /* RW */
1037 +#define MSDC_INTEN_CDSC         (0x1  << 1)     /* RW */
1038 +#define MSDC_INTEN_ACMDRDY      (0x1  << 3)     /* RW */
1039 +#define MSDC_INTEN_ACMDTMO      (0x1  << 4)     /* RW */
1040 +#define MSDC_INTEN_ACMDCRCERR   (0x1  << 5)     /* RW */
1041 +#define MSDC_INTEN_DMAQ_EMPTY   (0x1  << 6)     /* RW */
1042 +#define MSDC_INTEN_SDIOIRQ      (0x1  << 7)     /* RW */
1043 +#define MSDC_INTEN_CMDRDY       (0x1  << 8)     /* RW */
1044 +#define MSDC_INTEN_CMDTMO       (0x1  << 9)     /* RW */
1045 +#define MSDC_INTEN_RSPCRCERR    (0x1  << 10)    /* RW */
1046 +#define MSDC_INTEN_CSTA         (0x1  << 11)    /* RW */
1047 +#define MSDC_INTEN_XFER_COMPL   (0x1  << 12)    /* RW */
1048 +#define MSDC_INTEN_DXFER_DONE   (0x1  << 13)    /* RW */
1049 +#define MSDC_INTEN_DATTMO       (0x1  << 14)    /* RW */
1050 +#define MSDC_INTEN_DATCRCERR    (0x1  << 15)    /* RW */
1051 +#define MSDC_INTEN_ACMD19_DONE  (0x1  << 16)    /* RW */
1052 +
1053 +/* MSDC_FIFOCS mask */
1054 +#define MSDC_FIFOCS_RXCNT       (0xff << 0)     /* R */
1055 +#define MSDC_FIFOCS_TXCNT       (0xff << 16)    /* R */
1056 +#define MSDC_FIFOCS_CLR         (0x1UL<< 31)    /* RW */
1057 +
1058 +/* SDC_CFG mask */
1059 +#define SDC_CFG_SDIOINTWKUP     (0x1  << 0)     /* RW */
1060 +#define SDC_CFG_INSWKUP         (0x1  << 1)     /* RW */
1061 +#define SDC_CFG_BUSWIDTH        (0x3  << 16)    /* RW */
1062 +#define SDC_CFG_SDIO            (0x1  << 19)    /* RW */
1063 +#define SDC_CFG_SDIOIDE         (0x1  << 20)    /* RW */
1064 +#define SDC_CFG_INTATGAP        (0x1  << 21)    /* RW */
1065 +#define SDC_CFG_DTOC            (0xffUL << 24)  /* RW */
1066 +
1067 +/* SDC_CMD mask */
1068 +#define SDC_CMD_OPC             (0x3f << 0)     /* RW */
1069 +#define SDC_CMD_BRK             (0x1  << 6)     /* RW */
1070 +#define SDC_CMD_RSPTYP          (0x7  << 7)     /* RW */
1071 +#define SDC_CMD_DTYP            (0x3  << 11)    /* RW */
1072 +#define SDC_CMD_DTYP            (0x3  << 11)    /* RW */
1073 +#define SDC_CMD_RW              (0x1  << 13)    /* RW */
1074 +#define SDC_CMD_STOP            (0x1  << 14)    /* RW */
1075 +#define SDC_CMD_GOIRQ           (0x1  << 15)    /* RW */
1076 +#define SDC_CMD_BLKLEN          (0xfff<< 16)    /* RW */
1077 +#define SDC_CMD_AUTOCMD         (0x3  << 28)    /* RW */
1078 +#define SDC_CMD_VOLSWTH         (0x1  << 30)    /* RW */
1079 +
1080 +/* SDC_STS mask */
1081 +#define SDC_STS_SDCBUSY         (0x1  << 0)     /* RW */
1082 +#define SDC_STS_CMDBUSY         (0x1  << 1)     /* RW */
1083 +#define SDC_STS_SWR_COMPL       (0x1  << 31)    /* RW */
1084 +
1085 +/* SDC_DCRC_STS mask */
1086 +#define SDC_DCRC_STS_NEG        (0xf  << 8)     /* RO */
1087 +#define SDC_DCRC_STS_POS        (0xff << 0)     /* RO */
1088 +
1089 +/* EMMC_CFG0 mask */
1090 +#define EMMC_CFG0_BOOTSTART     (0x1  << 0)     /* W */
1091 +#define EMMC_CFG0_BOOTSTOP      (0x1  << 1)     /* W */
1092 +#define EMMC_CFG0_BOOTMODE      (0x1  << 2)     /* RW */
1093 +#define EMMC_CFG0_BOOTACKDIS    (0x1  << 3)     /* RW */
1094 +#define EMMC_CFG0_BOOTWDLY      (0x7  << 12)    /* RW */
1095 +#define EMMC_CFG0_BOOTSUPP      (0x1  << 15)    /* RW */
1096 +
1097 +/* EMMC_CFG1 mask */
1098 +#define EMMC_CFG1_BOOTDATTMC    (0xfffff << 0)  /* RW */
1099 +#define EMMC_CFG1_BOOTACKTMC    (0xfffUL << 20) /* RW */
1100 +
1101 +/* EMMC_STS mask */
1102 +#define EMMC_STS_BOOTCRCERR     (0x1  << 0)     /* W1C */
1103 +#define EMMC_STS_BOOTACKERR     (0x1  << 1)     /* W1C */
1104 +#define EMMC_STS_BOOTDATTMO     (0x1  << 2)     /* W1C */
1105 +#define EMMC_STS_BOOTACKTMO     (0x1  << 3)     /* W1C */
1106 +#define EMMC_STS_BOOTUPSTATE    (0x1  << 4)     /* R */
1107 +#define EMMC_STS_BOOTACKRCV     (0x1  << 5)     /* W1C */
1108 +#define EMMC_STS_BOOTDATRCV     (0x1  << 6)     /* R */
1109 +
1110 +/* EMMC_IOCON mask */
1111 +#define EMMC_IOCON_BOOTRST      (0x1  << 0)     /* RW */
1112 +
1113 +/* SDC_ACMD19_TRG mask */
1114 +#define SDC_ACMD19_TRG_TUNESEL  (0xf  << 0)     /* RW */
1115 +
1116 +/* MSDC_DMA_CTRL mask */
1117 +#define MSDC_DMA_CTRL_START     (0x1  << 0)     /* W */
1118 +#define MSDC_DMA_CTRL_STOP      (0x1  << 1)     /* W */
1119 +#define MSDC_DMA_CTRL_RESUME    (0x1  << 2)     /* W */
1120 +#define MSDC_DMA_CTRL_MODE      (0x1  << 8)     /* RW */
1121 +#define MSDC_DMA_CTRL_LASTBUF   (0x1  << 10)    /* RW */
1122 +#define MSDC_DMA_CTRL_BRUSTSZ   (0x7  << 12)    /* RW */
1123 +#define MSDC_DMA_CTRL_XFERSZ    (0xffffUL << 16)/* RW */
1124 +
1125 +/* MSDC_DMA_CFG mask */
1126 +#define MSDC_DMA_CFG_STS        (0x1  << 0)     /* R */
1127 +#define MSDC_DMA_CFG_DECSEN     (0x1  << 1)     /* RW */
1128 +#define MSDC_DMA_CFG_BDCSERR    (0x1  << 4)     /* R */
1129 +#define MSDC_DMA_CFG_GPDCSERR   (0x1  << 5)     /* R */
1130 +
1131 +/* MSDC_PATCH_BIT mask */
1132 +#define MSDC_PATCH_BIT_WFLSMODE (0x1  << 0)     /* RW */
1133 +#define MSDC_PATCH_BIT_ODDSUPP  (0x1  << 1)     /* RW */
1134 +#define MSDC_PATCH_BIT_CKGEN_CK (0x1  << 6)     /* E2: Fixed to 1 */
1135 +#define MSDC_PATCH_BIT_IODSSEL  (0x1  << 16)    /* RW */
1136 +#define MSDC_PATCH_BIT_IOINTSEL (0x1  << 17)    /* RW */
1137 +#define MSDC_PATCH_BIT_BUSYDLY  (0xf  << 18)    /* RW */
1138 +#define MSDC_PATCH_BIT_WDOD     (0xf  << 22)    /* RW */
1139 +#define MSDC_PATCH_BIT_IDRTSEL  (0x1  << 26)    /* RW */
1140 +#define MSDC_PATCH_BIT_CMDFSEL  (0x1  << 27)    /* RW */
1141 +#define MSDC_PATCH_BIT_INTDLSEL (0x1  << 28)    /* RW */
1142 +#define MSDC_PATCH_BIT_SPCPUSH  (0x1  << 29)    /* RW */
1143 +#define MSDC_PATCH_BIT_DECRCTMO (0x1  << 30)    /* RW */
1144 +
1145 +/* MSDC_PATCH_BIT1 mask */
1146 +#define MSDC_PATCH_BIT1_WRDAT_CRCS  (0x7 << 3)
1147 +#define MSDC_PATCH_BIT1_CMD_RSP     (0x7 << 0)
1148 +
1149 +/* MSDC_PAD_CTL0 mask */
1150 +#define MSDC_PAD_CTL0_CLKDRVN   (0x7  << 0)     /* RW */
1151 +#define MSDC_PAD_CTL0_CLKDRVP   (0x7  << 4)     /* RW */
1152 +#define MSDC_PAD_CTL0_CLKSR     (0x1  << 8)     /* RW */
1153 +#define MSDC_PAD_CTL0_CLKPD     (0x1  << 16)    /* RW */
1154 +#define MSDC_PAD_CTL0_CLKPU     (0x1  << 17)    /* RW */
1155 +#define MSDC_PAD_CTL0_CLKSMT    (0x1  << 18)    /* RW */
1156 +#define MSDC_PAD_CTL0_CLKIES    (0x1  << 19)    /* RW */
1157 +#define MSDC_PAD_CTL0_CLKTDSEL  (0xf  << 20)    /* RW */
1158 +#define MSDC_PAD_CTL0_CLKRDSEL  (0xffUL<< 24)   /* RW */
1159 +
1160 +/* MSDC_PAD_CTL1 mask */
1161 +#define MSDC_PAD_CTL1_CMDDRVN   (0x7  << 0)     /* RW */
1162 +#define MSDC_PAD_CTL1_CMDDRVP   (0x7  << 4)     /* RW */
1163 +#define MSDC_PAD_CTL1_CMDSR     (0x1  << 8)     /* RW */
1164 +#define MSDC_PAD_CTL1_CMDPD     (0x1  << 16)    /* RW */
1165 +#define MSDC_PAD_CTL1_CMDPU     (0x1  << 17)    /* RW */
1166 +#define MSDC_PAD_CTL1_CMDSMT    (0x1  << 18)    /* RW */
1167 +#define MSDC_PAD_CTL1_CMDIES    (0x1  << 19)    /* RW */
1168 +#define MSDC_PAD_CTL1_CMDTDSEL  (0xf  << 20)    /* RW */
1169 +#define MSDC_PAD_CTL1_CMDRDSEL  (0xffUL<< 24)   /* RW */
1170 +
1171 +/* MSDC_PAD_CTL2 mask */
1172 +#define MSDC_PAD_CTL2_DATDRVN   (0x7  << 0)     /* RW */
1173 +#define MSDC_PAD_CTL2_DATDRVP   (0x7  << 4)     /* RW */
1174 +#define MSDC_PAD_CTL2_DATSR     (0x1  << 8)     /* RW */
1175 +#define MSDC_PAD_CTL2_DATPD     (0x1  << 16)    /* RW */
1176 +#define MSDC_PAD_CTL2_DATPU     (0x1  << 17)    /* RW */
1177 +#define MSDC_PAD_CTL2_DATIES    (0x1  << 19)    /* RW */
1178 +#define MSDC_PAD_CTL2_DATSMT    (0x1  << 18)    /* RW */
1179 +#define MSDC_PAD_CTL2_DATTDSEL  (0xf  << 20)    /* RW */
1180 +#define MSDC_PAD_CTL2_DATRDSEL  (0xffUL<< 24)   /* RW */
1181 +
1182 +/* MSDC_PAD_TUNE mask */
1183 +#define MSDC_PAD_TUNE_DATWRDLY  (0x1F << 0)     /* RW */
1184 +#define MSDC_PAD_TUNE_DATRRDLY  (0x1F << 8)     /* RW */
1185 +#define MSDC_PAD_TUNE_CMDRDLY   (0x1F << 16)    /* RW */
1186 +#define MSDC_PAD_TUNE_CMDRRDLY  (0x1FUL << 22)  /* RW */
1187 +#define MSDC_PAD_TUNE_CLKTXDLY  (0x1FUL << 27)  /* RW */
1188 +
1189 +/* MSDC_DAT_RDDLY0/1 mask */
1190 +#define MSDC_DAT_RDDLY0_D0      (0x1F << 0)     /* RW */
1191 +#define MSDC_DAT_RDDLY0_D1      (0x1F << 8)     /* RW */
1192 +#define MSDC_DAT_RDDLY0_D2      (0x1F << 16)    /* RW */
1193 +#define MSDC_DAT_RDDLY0_D3      (0x1F << 24)    /* RW */
1194 +
1195 +#define MSDC_DAT_RDDLY1_D4      (0x1F << 0)     /* RW */
1196 +#define MSDC_DAT_RDDLY1_D5      (0x1F << 8)     /* RW */
1197 +#define MSDC_DAT_RDDLY1_D6      (0x1F << 16)    /* RW */
1198 +#define MSDC_DAT_RDDLY1_D7      (0x1F << 24)    /* RW */
1199 +
1200 +#define MSDC_CKGEN_MSDC_DLY_SEL   (0x1F<<10)
1201 +#define MSDC_INT_DAT_LATCH_CK_SEL  (0x7<<7)
1202 +#define MSDC_CKGEN_MSDC_CK_SEL     (0x1<<6)
1203 +#define CARD_READY_FOR_DATA             (1<<8)
1204 +#define CARD_CURRENT_STATE(x)           ((x&0x00001E00)>>9)
1205 +
1206 +/*--------------------------------------------------------------------------*/
1207 +/* Descriptor Structure                                                     */
1208 +/*--------------------------------------------------------------------------*/
1209 +typedef struct {
1210 +    u32  hwo:1; /* could be changed by hw */
1211 +    u32  bdp:1;
1212 +    u32  rsv0:6;
1213 +    u32  chksum:8;
1214 +    u32  intr:1;
1215 +    u32  rsv1:15;
1216 +    void *next;
1217 +    void *ptr;
1218 +    u32  buflen:16;
1219 +    u32  extlen:8;
1220 +    u32  rsv2:8;
1221 +    u32  arg;
1222 +    u32  blknum;
1223 +    u32  cmd;
1224 +} gpd_t;
1225 +
1226 +typedef struct {
1227 +    u32  eol:1;
1228 +    u32  rsv0:7;
1229 +    u32  chksum:8;
1230 +    u32  rsv1:1;
1231 +    u32  blkpad:1;
1232 +    u32  dwpad:1;
1233 +    u32  rsv2:13;
1234 +    void *next;
1235 +    void *ptr;
1236 +    u32  buflen:16;
1237 +    u32  rsv3:16;
1238 +} bd_t;
1239 +
1240 +/*--------------------------------------------------------------------------*/
1241 +/* Register Debugging Structure                                             */
1242 +/*--------------------------------------------------------------------------*/
1243 +
1244 +typedef struct {
1245 +    u32 msdc:1;
1246 +    u32 ckpwn:1;
1247 +    u32 rst:1;
1248 +    u32 pio:1;
1249 +    u32 ckdrven:1;
1250 +    u32 start18v:1;
1251 +    u32 pass18v:1;
1252 +    u32 ckstb:1;
1253 +    u32 ckdiv:8;
1254 +    u32 ckmod:2;
1255 +    u32 pad:14;
1256 +} msdc_cfg_reg;
1257 +typedef struct {
1258 +    u32 sdr104cksel:1;
1259 +    u32 rsmpl:1;
1260 +    u32 dsmpl:1;
1261 +    u32 ddlysel:1;
1262 +    u32 ddr50ckd:1;
1263 +    u32 dsplsel:1;
1264 +    u32 pad1:10;
1265 +    u32 d0spl:1;
1266 +    u32 d1spl:1;
1267 +    u32 d2spl:1;
1268 +    u32 d3spl:1;
1269 +    u32 d4spl:1;
1270 +    u32 d5spl:1;
1271 +    u32 d6spl:1;
1272 +    u32 d7spl:1;
1273 +    u32 riscsz:1;
1274 +    u32 pad2:7;
1275 +} msdc_iocon_reg;
1276 +typedef struct {
1277 +    u32 cden:1;
1278 +    u32 cdsts:1;
1279 +    u32 pad1:10;
1280 +    u32 cddebounce:4;
1281 +    u32 dat:8;
1282 +    u32 cmd:1;
1283 +    u32 pad2:6;
1284 +    u32 wp:1;
1285 +} msdc_ps_reg;
1286 +typedef struct {
1287 +    u32 mmcirq:1;
1288 +    u32 cdsc:1;
1289 +    u32 pad1:1;
1290 +    u32 atocmdrdy:1;
1291 +    u32 atocmdtmo:1;
1292 +    u32 atocmdcrc:1;
1293 +    u32 dmaqempty:1;
1294 +    u32 sdioirq:1;
1295 +    u32 cmdrdy:1;
1296 +    u32 cmdtmo:1;
1297 +    u32 rspcrc:1;
1298 +    u32 csta:1;
1299 +    u32 xfercomp:1;
1300 +    u32 dxferdone:1;
1301 +    u32 dattmo:1;
1302 +    u32 datcrc:1;
1303 +    u32 atocmd19done:1;
1304 +    u32 pad2:15;
1305 +} msdc_int_reg;
1306 +typedef struct {
1307 +    u32 mmcirq:1;
1308 +    u32 cdsc:1;
1309 +    u32 pad1:1;
1310 +    u32 atocmdrdy:1;
1311 +    u32 atocmdtmo:1;
1312 +    u32 atocmdcrc:1;
1313 +    u32 dmaqempty:1;
1314 +    u32 sdioirq:1;
1315 +    u32 cmdrdy:1;
1316 +    u32 cmdtmo:1;
1317 +    u32 rspcrc:1;
1318 +    u32 csta:1;
1319 +    u32 xfercomp:1;
1320 +    u32 dxferdone:1;
1321 +    u32 dattmo:1;
1322 +    u32 datcrc:1;
1323 +    u32 atocmd19done:1;
1324 +    u32 pad2:15;
1325 +} msdc_inten_reg;
1326 +typedef struct {
1327 +    u32 rxcnt:8;
1328 +    u32 pad1:8;
1329 +    u32 txcnt:8;
1330 +    u32 pad2:7;
1331 +    u32 clr:1;
1332 +} msdc_fifocs_reg;
1333 +typedef struct {
1334 +    u32 val;
1335 +} msdc_txdat_reg;
1336 +typedef struct {
1337 +    u32 val;
1338 +} msdc_rxdat_reg;
1339 +typedef struct {
1340 +    u32 sdiowkup:1;
1341 +    u32 inswkup:1;
1342 +    u32 pad1:14;
1343 +    u32 buswidth:2;
1344 +    u32 pad2:1;
1345 +    u32 sdio:1;
1346 +    u32 sdioide:1;
1347 +    u32 intblkgap:1;
1348 +    u32 pad4:2;
1349 +    u32 dtoc:8;
1350 +} sdc_cfg_reg;
1351 +typedef struct {
1352 +    u32 cmd:6;
1353 +    u32 brk:1;
1354 +    u32 rsptyp:3;
1355 +    u32 pad1:1;
1356 +    u32 dtype:2;
1357 +    u32 rw:1;
1358 +    u32 stop:1;
1359 +    u32 goirq:1;
1360 +    u32 blklen:12;
1361 +    u32 atocmd:2;
1362 +    u32 volswth:1;
1363 +    u32 pad2:1;
1364 +} sdc_cmd_reg;
1365 +typedef struct {
1366 +    u32 arg;
1367 +} sdc_arg_reg;
1368 +typedef struct {
1369 +    u32 sdcbusy:1;
1370 +    u32 cmdbusy:1;
1371 +    u32 pad:29;
1372 +    u32 swrcmpl:1;
1373 +} sdc_sts_reg;
1374 +typedef struct {
1375 +    u32 val;
1376 +} sdc_resp0_reg;
1377 +typedef struct {
1378 +    u32 val;
1379 +} sdc_resp1_reg;
1380 +typedef struct {
1381 +    u32 val;
1382 +} sdc_resp2_reg;
1383 +typedef struct {
1384 +    u32 val;
1385 +} sdc_resp3_reg;
1386 +typedef struct {
1387 +    u32 num;
1388 +} sdc_blknum_reg;
1389 +typedef struct {
1390 +    u32 sts;
1391 +} sdc_csts_reg;
1392 +typedef struct {
1393 +    u32 sts;
1394 +} sdc_cstsen_reg;
1395 +typedef struct {
1396 +    u32 datcrcsts:8;
1397 +    u32 ddrcrcsts:4;
1398 +    u32 pad:20;
1399 +} sdc_datcrcsts_reg;
1400 +typedef struct {
1401 +    u32 bootstart:1;
1402 +    u32 bootstop:1;
1403 +    u32 bootmode:1;
1404 +    u32 pad1:9;
1405 +    u32 bootwaidly:3;
1406 +    u32 bootsupp:1;
1407 +    u32 pad2:16;
1408 +} emmc_cfg0_reg;
1409 +typedef struct {
1410 +    u32 bootcrctmc:16;
1411 +    u32 pad:4;
1412 +    u32 bootacktmc:12;
1413 +} emmc_cfg1_reg;
1414 +typedef struct {
1415 +    u32 bootcrcerr:1;
1416 +    u32 bootackerr:1;
1417 +    u32 bootdattmo:1;
1418 +    u32 bootacktmo:1;
1419 +    u32 bootupstate:1;
1420 +    u32 bootackrcv:1;
1421 +    u32 bootdatrcv:1;
1422 +    u32 pad:25;
1423 +} emmc_sts_reg;
1424 +typedef struct {
1425 +    u32 bootrst:1;
1426 +    u32 pad:31;
1427 +} emmc_iocon_reg;
1428 +typedef struct {
1429 +    u32 val;
1430 +} msdc_acmd_resp_reg;
1431 +typedef struct {
1432 +    u32 tunesel:4;
1433 +    u32 pad:28;
1434 +} msdc_acmd19_trg_reg;
1435 +typedef struct {
1436 +    u32 val;
1437 +} msdc_acmd19_sts_reg;
1438 +typedef struct {
1439 +    u32 addr;
1440 +} msdc_dma_sa_reg;
1441 +typedef struct {
1442 +    u32 addr;
1443 +} msdc_dma_ca_reg;
1444 +typedef struct {
1445 +    u32 start:1;
1446 +    u32 stop:1;
1447 +    u32 resume:1;
1448 +    u32 pad1:5;
1449 +    u32 mode:1;
1450 +    u32 pad2:1;
1451 +    u32 lastbuf:1;
1452 +    u32 pad3:1;
1453 +    u32 brustsz:3;
1454 +    u32 pad4:1;
1455 +    u32 xfersz:16;
1456 +} msdc_dma_ctrl_reg;
1457 +typedef struct {
1458 +    u32 status:1;
1459 +    u32 decsen:1;
1460 +    u32 pad1:2;
1461 +    u32 bdcsen:1;
1462 +    u32 gpdcsen:1;
1463 +    u32 pad2:26;
1464 +} msdc_dma_cfg_reg;
1465 +typedef struct {
1466 +    u32 sel:16;
1467 +    u32 pad2:16;
1468 +} msdc_dbg_sel_reg;
1469 +typedef struct {
1470 +    u32 val;
1471 +} msdc_dbg_out_reg;
1472 +typedef struct {
1473 +    u32 clkdrvn:3;
1474 +    u32 rsv0:1;
1475 +    u32 clkdrvp:3;
1476 +    u32 rsv1:1;
1477 +    u32 clksr:1;
1478 +    u32 rsv2:7;
1479 +    u32 clkpd:1;
1480 +    u32 clkpu:1;
1481 +    u32 clksmt:1;
1482 +    u32 clkies:1;
1483 +    u32 clktdsel:4;
1484 +    u32 clkrdsel:8;
1485 +} msdc_pad_ctl0_reg;
1486 +typedef struct {
1487 +    u32 cmddrvn:3;
1488 +    u32 rsv0:1;
1489 +    u32 cmddrvp:3;
1490 +    u32 rsv1:1;
1491 +    u32 cmdsr:1;
1492 +    u32 rsv2:7;
1493 +    u32 cmdpd:1;
1494 +    u32 cmdpu:1;
1495 +    u32 cmdsmt:1;
1496 +    u32 cmdies:1;
1497 +    u32 cmdtdsel:4;
1498 +    u32 cmdrdsel:8;
1499 +} msdc_pad_ctl1_reg;
1500 +typedef struct {
1501 +    u32 datdrvn:3;
1502 +    u32 rsv0:1;
1503 +    u32 datdrvp:3;
1504 +    u32 rsv1:1;
1505 +    u32 datsr:1;
1506 +    u32 rsv2:7;
1507 +    u32 datpd:1;
1508 +    u32 datpu:1;
1509 +    u32 datsmt:1;
1510 +    u32 daties:1;
1511 +    u32 dattdsel:4;
1512 +    u32 datrdsel:8;
1513 +} msdc_pad_ctl2_reg;
1514 +typedef struct {
1515 +    u32 wrrxdly:3;
1516 +    u32 pad1:5;
1517 +    u32 rdrxdly:8;
1518 +    u32 pad2:16;
1519 +} msdc_pad_tune_reg;
1520 +typedef struct {
1521 +    u32 dat0:5;
1522 +    u32 rsv0:3;
1523 +    u32 dat1:5;
1524 +    u32 rsv1:3;
1525 +    u32 dat2:5;
1526 +    u32 rsv2:3;
1527 +    u32 dat3:5;
1528 +    u32 rsv3:3;
1529 +} msdc_dat_rddly0;
1530 +typedef struct {
1531 +    u32 dat4:5;
1532 +    u32 rsv4:3;
1533 +    u32 dat5:5;
1534 +    u32 rsv5:3;
1535 +    u32 dat6:5;
1536 +    u32 rsv6:3;
1537 +    u32 dat7:5;
1538 +    u32 rsv7:3;
1539 +} msdc_dat_rddly1;
1540 +typedef struct {
1541 +    u32 dbg0sel:8;
1542 +    u32 dbg1sel:6;
1543 +    u32 pad1:2;
1544 +    u32 dbg2sel:6;
1545 +    u32 pad2:2;
1546 +    u32 dbg3sel:6;
1547 +    u32 pad3:2;
1548 +} msdc_hw_dbg_reg;
1549 +typedef struct {
1550 +    u32 val;
1551 +} msdc_version_reg;
1552 +typedef struct {
1553 +    u32 val;
1554 +} msdc_eco_ver_reg;
1555 +
1556 +struct msdc_regs {
1557 +    msdc_cfg_reg        msdc_cfg;      /* base+0x00h */
1558 +    msdc_iocon_reg      msdc_iocon;    /* base+0x04h */
1559 +    msdc_ps_reg         msdc_ps;       /* base+0x08h */
1560 +    msdc_int_reg        msdc_int;      /* base+0x0ch */
1561 +    msdc_inten_reg      msdc_inten;    /* base+0x10h */
1562 +    msdc_fifocs_reg     msdc_fifocs;   /* base+0x14h */
1563 +    msdc_txdat_reg      msdc_txdat;    /* base+0x18h */
1564 +    msdc_rxdat_reg      msdc_rxdat;    /* base+0x1ch */
1565 +    u32                 rsv1[4];
1566 +    sdc_cfg_reg         sdc_cfg;       /* base+0x30h */
1567 +    sdc_cmd_reg         sdc_cmd;       /* base+0x34h */
1568 +    sdc_arg_reg         sdc_arg;       /* base+0x38h */
1569 +    sdc_sts_reg         sdc_sts;       /* base+0x3ch */
1570 +    sdc_resp0_reg       sdc_resp0;     /* base+0x40h */
1571 +    sdc_resp1_reg       sdc_resp1;     /* base+0x44h */
1572 +    sdc_resp2_reg       sdc_resp2;     /* base+0x48h */
1573 +    sdc_resp3_reg       sdc_resp3;     /* base+0x4ch */
1574 +    sdc_blknum_reg      sdc_blknum;    /* base+0x50h */
1575 +    u32                 rsv2[1];
1576 +    sdc_csts_reg        sdc_csts;      /* base+0x58h */
1577 +    sdc_cstsen_reg      sdc_cstsen;    /* base+0x5ch */
1578 +    sdc_datcrcsts_reg   sdc_dcrcsta;   /* base+0x60h */
1579 +    u32                 rsv3[3];
1580 +    emmc_cfg0_reg       emmc_cfg0;     /* base+0x70h */
1581 +    emmc_cfg1_reg       emmc_cfg1;     /* base+0x74h */
1582 +    emmc_sts_reg        emmc_sts;      /* base+0x78h */
1583 +    emmc_iocon_reg      emmc_iocon;    /* base+0x7ch */
1584 +    msdc_acmd_resp_reg  acmd_resp;     /* base+0x80h */
1585 +    msdc_acmd19_trg_reg acmd19_trg;    /* base+0x84h */
1586 +    msdc_acmd19_sts_reg acmd19_sts;    /* base+0x88h */
1587 +    u32                 rsv4[1];
1588 +    msdc_dma_sa_reg     dma_sa;        /* base+0x90h */
1589 +    msdc_dma_ca_reg     dma_ca;        /* base+0x94h */
1590 +    msdc_dma_ctrl_reg   dma_ctrl;      /* base+0x98h */
1591 +    msdc_dma_cfg_reg    dma_cfg;       /* base+0x9ch */
1592 +    msdc_dbg_sel_reg    dbg_sel;       /* base+0xa0h */
1593 +    msdc_dbg_out_reg    dbg_out;       /* base+0xa4h */
1594 +    u32                 rsv5[2];
1595 +    u32                 patch0;        /* base+0xb0h */
1596 +    u32                 patch1;        /* base+0xb4h */
1597 +    u32                 rsv6[10];
1598 +    msdc_pad_ctl0_reg   pad_ctl0;      /* base+0xe0h */
1599 +    msdc_pad_ctl1_reg   pad_ctl1;      /* base+0xe4h */
1600 +    msdc_pad_ctl2_reg   pad_ctl2;      /* base+0xe8h */
1601 +    msdc_pad_tune_reg   pad_tune;      /* base+0xech */
1602 +    msdc_dat_rddly0     dat_rddly0;    /* base+0xf0h */
1603 +    msdc_dat_rddly1     dat_rddly1;    /* base+0xf4h */
1604 +    msdc_hw_dbg_reg     hw_dbg;        /* base+0xf8h */
1605 +    u32                 rsv7[1];
1606 +    msdc_version_reg    version;       /* base+0x100h */
1607 +    msdc_eco_ver_reg    eco_ver;       /* base+0x104h */
1608 +};
1609 +
1610 +struct scatterlist_ex {
1611 +    u32 cmd;
1612 +    u32 arg;
1613 +    u32 sglen;
1614 +    struct scatterlist *sg;
1615 +};
1616 +
1617 +#define DMA_FLAG_NONE       (0x00000000)
1618 +#define DMA_FLAG_EN_CHKSUM  (0x00000001)
1619 +#define DMA_FLAG_PAD_BLOCK  (0x00000002)
1620 +#define DMA_FLAG_PAD_DWORD  (0x00000004)
1621 +
1622 +struct msdc_dma {
1623 +    u32 flags;                   /* flags */
1624 +    u32 xfersz;                  /* xfer size in bytes */
1625 +    u32 sglen;                   /* size of scatter list */
1626 +    u32 blklen;                  /* block size */
1627 +    struct scatterlist *sg;      /* I/O scatter list */
1628 +    struct scatterlist_ex *esg;  /* extended I/O scatter list */
1629 +    u8  mode;                    /* dma mode        */
1630 +    u8  burstsz;                 /* burst size      */
1631 +    u8  intr;                    /* dma done interrupt */
1632 +    u8  padding;                 /* padding */
1633 +    u32 cmd;                     /* enhanced mode command */
1634 +    u32 arg;                     /* enhanced mode arg */
1635 +    u32 rsp;                     /* enhanced mode command response */
1636 +    u32 autorsp;                 /* auto command response */
1637 +
1638 +    gpd_t *gpd;                  /* pointer to gpd array */
1639 +    bd_t  *bd;                   /* pointer to bd array */
1640 +    dma_addr_t gpd_addr;         /* the physical address of gpd array */
1641 +    dma_addr_t bd_addr;          /* the physical address of bd array */
1642 +    u32 used_gpd;                /* the number of used gpd elements */
1643 +    u32 used_bd;                 /* the number of used bd elements */
1644 +};
1645 +
1646 +struct msdc_host
1647 +{
1648 +    struct msdc_hw              *hw;
1649 +
1650 +    struct mmc_host             *mmc;           /* mmc structure */
1651 +    struct mmc_command          *cmd;
1652 +    struct mmc_data             *data;
1653 +    struct mmc_request          *mrq;
1654 +    int                         cmd_rsp;
1655 +    int                         cmd_rsp_done;
1656 +    int                         cmd_r1b_done;
1657 +
1658 +    int                         error;
1659 +    spinlock_t                  lock;           /* mutex */
1660 +    struct semaphore            sem;
1661 +
1662 +    u32                         blksz;          /* host block size */
1663 +    u32                         base;           /* host base address */
1664 +    int                         id;             /* host id */
1665 +    int                         pwr_ref;        /* core power reference count */
1666 +
1667 +    u32                         xfer_size;      /* total transferred size */
1668 +
1669 +    struct msdc_dma             dma;            /* dma channel */
1670 +    u32                         dma_addr;       /* dma transfer address */
1671 +    u32                         dma_left_size;  /* dma transfer left size */
1672 +    u32                         dma_xfer_size;  /* dma transfer size in bytes */
1673 +    int                         dma_xfer;       /* dma transfer mode */
1674 +
1675 +    u32                         timeout_ns;     /* data timeout ns */
1676 +    u32                         timeout_clks;   /* data timeout clks */
1677 +
1678 +    atomic_t                    abort;          /* abort transfer */
1679 +
1680 +    int                         irq;            /* host interrupt */
1681 +
1682 +    struct tasklet_struct       card_tasklet;
1683 +#if 0
1684 +    struct work_struct         card_workqueue;
1685 +#else
1686 +    struct delayed_work        card_delaywork;
1687 +#endif
1688 +
1689 +    struct completion           cmd_done;
1690 +    struct completion           xfer_done;
1691 +    struct pm_message           pm_state;
1692 +
1693 +    u32                         mclk;           /* mmc subsystem clock */
1694 +    u32                         hclk;           /* host clock speed */
1695 +    u32                         sclk;           /* SD/MS clock speed */
1696 +    u8                          core_clkon;     /* Host core clock on ? */
1697 +    u8                          card_clkon;     /* Card clock on ? */
1698 +    u8                          core_power;     /* core power */
1699 +    u8                          power_mode;     /* host power mode */
1700 +    u8                          card_inserted;  /* card inserted ? */
1701 +    u8                          suspend;        /* host suspended ? */
1702 +    u8                          reserved;
1703 +    u8                          app_cmd;        /* for app command */
1704 +    u32                         app_cmd_arg;
1705 +    u64                         starttime;
1706 +};
1707 +
1708 +static inline unsigned int uffs(unsigned int x)
1709 +{
1710 +    unsigned int r = 1;
1711 +
1712 +    if (!x)
1713 +        return 0;
1714 +    if (!(x & 0xffff)) {
1715 +        x >>= 16;
1716 +        r += 16;
1717 +    }
1718 +    if (!(x & 0xff)) {
1719 +        x >>= 8;
1720 +        r += 8;
1721 +    }
1722 +    if (!(x & 0xf)) {
1723 +        x >>= 4;
1724 +        r += 4;
1725 +    }
1726 +    if (!(x & 3)) {
1727 +        x >>= 2;
1728 +        r += 2;
1729 +    }
1730 +    if (!(x & 1)) {
1731 +        x >>= 1;
1732 +        r += 1;
1733 +    }
1734 +    return r;
1735 +}
1736 +#define sdr_read8(reg)           __raw_readb(reg)
1737 +#define sdr_read16(reg)          __raw_readw(reg)
1738 +#define sdr_read32(reg)          __raw_readl(reg)
1739 +#define sdr_write8(reg,val)      __raw_writeb(val,reg)
1740 +#define sdr_write16(reg,val)     __raw_writew(val,reg)
1741 +#define sdr_write32(reg,val)     __raw_writel(val,reg)
1742 +
1743 +#define sdr_set_bits(reg,bs)     ((*(volatile u32*)(reg)) |= (u32)(bs))
1744 +#define sdr_clr_bits(reg,bs)     ((*(volatile u32*)(reg)) &= ~((u32)(bs)))
1745 +
1746 +#define sdr_set_field(reg,field,val) \
1747 +    do {       \
1748 +        volatile unsigned int tv = sdr_read32(reg);    \
1749 +        tv &= ~(field); \
1750 +        tv |= ((val) << (uffs((unsigned int)field) - 1)); \
1751 +        sdr_write32(reg,tv); \
1752 +    } while(0)
1753 +#define sdr_get_field(reg,field,val) \
1754 +    do {       \
1755 +        volatile unsigned int tv = sdr_read32(reg);    \
1756 +        val = ((tv & (field)) >> (uffs((unsigned int)field) - 1)); \
1757 +    } while(0)
1758 +
1759 +#endif
1760 +
1761 --- /dev/null
1762 +++ b/drivers/mmc/host/mtk-mmc/sd.c
1763 @@ -0,0 +1,3047 @@
1764 +/* Copyright Statement:
1765 + *
1766 + * This software/firmware and related documentation ("MediaTek Software") are
1767 + * protected under relevant copyright laws. The information contained herein
1768 + * is confidential and proprietary to MediaTek Inc. and/or its licensors.
1769 + * Without the prior written permission of MediaTek inc. and/or its licensors,
1770 + * any reproduction, modification, use or disclosure of MediaTek Software,
1771 + * and information contained herein, in whole or in part, shall be strictly prohibited.
1772 + *
1773 + * MediaTek Inc. (C) 2010. All rights reserved.
1774 + *
1775 + * BY OPENING THIS FILE, RECEIVER HEREBY UNEQUIVOCALLY ACKNOWLEDGES AND AGREES
1776 + * THAT THE SOFTWARE/FIRMWARE AND ITS DOCUMENTATIONS ("MEDIATEK SOFTWARE")
1777 + * RECEIVED FROM MEDIATEK AND/OR ITS REPRESENTATIVES ARE PROVIDED TO RECEIVER ON
1778 + * AN "AS-IS" BASIS ONLY. MEDIATEK EXPRESSLY DISCLAIMS ANY AND ALL WARRANTIES,
1779 + * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE IMPLIED WARRANTIES OF
1780 + * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE OR NONINFRINGEMENT.
1781 + * NEITHER DOES MEDIATEK PROVIDE ANY WARRANTY WHATSOEVER WITH RESPECT TO THE
1782 + * SOFTWARE OF ANY THIRD PARTY WHICH MAY BE USED BY, INCORPORATED IN, OR
1783 + * SUPPLIED WITH THE MEDIATEK SOFTWARE, AND RECEIVER AGREES TO LOOK ONLY TO SUCH
1784 + * THIRD PARTY FOR ANY WARRANTY CLAIM RELATING THERETO. RECEIVER EXPRESSLY ACKNOWLEDGES
1785 + * THAT IT IS RECEIVER'S SOLE RESPONSIBILITY TO OBTAIN FROM ANY THIRD PARTY ALL PROPER LICENSES
1786 + * CONTAINED IN MEDIATEK SOFTWARE. MEDIATEK SHALL ALSO NOT BE RESPONSIBLE FOR ANY MEDIATEK
1787 + * SOFTWARE RELEASES MADE TO RECEIVER'S SPECIFICATION OR TO CONFORM TO A PARTICULAR
1788 + * STANDARD OR OPEN FORUM. RECEIVER'S SOLE AND EXCLUSIVE REMEDY AND MEDIATEK'S ENTIRE AND
1789 + * CUMULATIVE LIABILITY WITH RESPECT TO THE MEDIATEK SOFTWARE RELEASED HEREUNDER WILL BE,
1790 + * AT MEDIATEK'S OPTION, TO REVISE OR REPLACE THE MEDIATEK SOFTWARE AT ISSUE,
1791 + * OR REFUND ANY SOFTWARE LICENSE FEES OR SERVICE CHARGE PAID BY RECEIVER TO
1792 + * MEDIATEK FOR SUCH MEDIATEK SOFTWARE AT ISSUE.
1793 + *
1794 + * The following software/firmware and/or related documentation ("MediaTek Software")
1795 + * have been modified by MediaTek Inc. All revisions are subject to any receiver's
1796 + * applicable license agreements with MediaTek Inc.
1797 + */
1798 +
1799 +#include <linux/module.h>
1800 +#include <linux/moduleparam.h>
1801 +#include <linux/init.h>
1802 +#include <linux/spinlock.h>
1803 +#include <linux/timer.h>
1804 +#include <linux/ioport.h>
1805 +#include <linux/device.h>
1806 +#include <linux/platform_device.h>
1807 +#include <linux/interrupt.h>
1808 +#include <linux/delay.h>
1809 +#include <linux/blkdev.h>
1810 +#include <linux/slab.h>
1811 +#include <linux/mmc/host.h>
1812 +#include <linux/mmc/card.h>
1813 +#include <linux/mmc/core.h>
1814 +#include <linux/mmc/mmc.h>
1815 +#include <linux/mmc/sd.h>
1816 +#include <linux/mmc/sdio.h>
1817 +#include <linux/dma-mapping.h>
1818 +
1819 +/* +++ by chhung */
1820 +#include <linux/types.h>
1821 +#include <linux/kernel.h>
1822 +#include <linux/version.h>
1823 +#include <linux/pm.h>
1824 +
1825 +#define MSDC_SMPL_FALLING   (1)
1826 +#define MSDC_CD_PIN_EN      (1 << 0)  /* card detection pin is wired   */
1827 +#define MSDC_WP_PIN_EN      (1 << 1)  /* write protection pin is wired */
1828 +#define MSDC_REMOVABLE      (1 << 5)  /* removable slot                */
1829 +#define MSDC_SYS_SUSPEND    (1 << 6)  /* suspended by system           */
1830 +#define MSDC_HIGHSPEED      (1 << 7)
1831 +
1832 +//#define IRQ_SDC 14   //MT7620 /*FIXME*/
1833 +#ifdef CONFIG_SOC_MT7621
1834 +#define RALINK_SYSCTL_BASE             0xbe000000
1835 +#define RALINK_MSDC_BASE               0xbe130000
1836 +#else
1837 +#define RALINK_SYSCTL_BASE             0xb0000000
1838 +#define RALINK_MSDC_BASE               0xb0130000
1839 +#endif
1840 +#define IRQ_SDC                        22      /*FIXME*/
1841 +
1842 +#include <asm/dma.h>
1843 +/* end of +++ */
1844 +
1845 +
1846 +#include <asm/mach-ralink/ralink_regs.h>
1847 +
1848 +#if 0 /* --- by chhung */
1849 +#include <mach/board.h>
1850 +#include <mach/mt6575_devs.h>
1851 +#include <mach/mt6575_typedefs.h>
1852 +#include <mach/mt6575_clock_manager.h>
1853 +#include <mach/mt6575_pm_ldo.h>
1854 +//#include <mach/mt6575_pll.h>
1855 +//#include <mach/mt6575_gpio.h>
1856 +//#include <mach/mt6575_gpt_sw.h>
1857 +#include <asm/tcm.h>
1858 +// #include <mach/mt6575_gpt.h>
1859 +#endif /* end of --- */
1860 +
1861 +#include "mt6575_sd.h"
1862 +#include "dbg.h"
1863 +
1864 +/* +++ by chhung */
1865 +#include "board.h"
1866 +/* end of +++ */
1867 +
1868 +#if 0 /* --- by chhung */
1869 +#define isb() __asm__ __volatile__ ("" : : : "memory")
1870 +#define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
1871 +                                   : : "r" (0) : "memory")
1872 +#define dmb() __asm__ __volatile__ ("" : : : "memory")
1873 +#endif /* end of --- */
1874 +
1875 +#define DRV_NAME            "mtk-sd"
1876 +
1877 +#define HOST_MAX_NUM        (1) /* +/- by chhung */
1878 +
1879 +#if defined (CONFIG_SOC_MT7620)
1880 +#define HOST_MAX_MCLK       (48000000) /* +/- by chhung */
1881 +#elif defined (CONFIG_SOC_MT7621)
1882 +#define HOST_MAX_MCLK       (50000000) /* +/- by chhung */
1883 +#endif
1884 +#define HOST_MIN_MCLK       (260000)
1885 +
1886 +#define HOST_MAX_BLKSZ      (2048)
1887 +
1888 +#define MSDC_OCR_AVAIL      (MMC_VDD_28_29 | MMC_VDD_29_30 | MMC_VDD_30_31 | MMC_VDD_31_32 | MMC_VDD_32_33)
1889 +
1890 +#define GPIO_PULL_DOWN      (0)
1891 +#define GPIO_PULL_UP        (1)
1892 +
1893 +#if 0 /* --- by chhung */
1894 +#define MSDC_CLKSRC_REG     (0xf100000C)
1895 +#define PDN_REG           (0xF1000010)
1896 +#endif /* end of --- */
1897 +
1898 +#define DEFAULT_DEBOUNCE    (8)       /* 8 cycles */
1899 +#define DEFAULT_DTOC        (40)      /* data timeout counter. 65536x40 sclk. */
1900 +
1901 +#define CMD_TIMEOUT         (HZ/10)     /* 100ms */
1902 +#define DAT_TIMEOUT         (HZ/2 * 5)  /* 500ms x5 */
1903 +
1904 +#define MAX_DMA_CNT         (64 * 1024 - 512)   /* a single transaction for WIFI may be 50K*/
1905 +
1906 +#define MAX_GPD_NUM         (1 + 1)  /* one null gpd */
1907 +#define MAX_BD_NUM          (1024)
1908 +#define MAX_BD_PER_GPD      (MAX_BD_NUM)
1909 +
1910 +#define MAX_HW_SGMTS        (MAX_BD_NUM)
1911 +#define MAX_PHY_SGMTS       (MAX_BD_NUM)
1912 +#define MAX_SGMT_SZ         (MAX_DMA_CNT)
1913 +#define MAX_REQ_SZ          (MAX_SGMT_SZ * 8)
1914 +
1915 +#ifdef MT6575_SD_DEBUG
1916 +static struct msdc_regs *msdc_reg[HOST_MAX_NUM];
1917 +#endif
1918 +
1919 +//=================================
1920 +#define PERI_MSDC0_PDN      (15)
1921 +//#define PERI_MSDC1_PDN    (16)
1922 +//#define PERI_MSDC2_PDN    (17)
1923 +//#define PERI_MSDC3_PDN    (18)
1924 +
1925 +struct msdc_host *msdc_6575_host[] = {NULL,NULL,NULL,NULL};
1926 +#if 0 /* --- by chhung */
1927 +/* gate means clock power down */
1928 +static int g_clk_gate = 0;
1929 +#define msdc_gate_clock(id) \
1930 +    do { \
1931 +        g_clk_gate &= ~(1 << ((id) + PERI_MSDC0_PDN)); \
1932 +    } while(0)
1933 +/* not like power down register. 1 means clock on. */
1934 +#define msdc_ungate_clock(id) \
1935 +    do { \
1936 +        g_clk_gate |= 1 << ((id) + PERI_MSDC0_PDN); \
1937 +    } while(0)
1938 +
1939 +// do we need sync object or not
1940 +void msdc_clk_status(int * status)
1941 +{
1942 +    *status = g_clk_gate;
1943 +}
1944 +#endif /* end of --- */
1945 +
1946 +/* +++ by chhung */
1947 +struct msdc_hw msdc0_hw = {
1948 +       .clk_src        = 0,
1949 +       .cmd_edge       = MSDC_SMPL_FALLING,
1950 +       .data_edge      = MSDC_SMPL_FALLING,
1951 +       .clk_drv        = 4,
1952 +       .cmd_drv        = 4,
1953 +       .dat_drv        = 4,
1954 +       .data_pins      = 4,
1955 +       .data_offset    = 0,
1956 +       .flags          = MSDC_SYS_SUSPEND | MSDC_WP_PIN_EN | MSDC_CD_PIN_EN | MSDC_REMOVABLE | MSDC_HIGHSPEED,
1957 +//     .flags          = MSDC_SYS_SUSPEND | MSDC_WP_PIN_EN | MSDC_CD_PIN_EN | MSDC_REMOVABLE,
1958 +};
1959 +
1960 +static struct resource mtk_sd_resources[] = {
1961 +       [0] = {
1962 +               .start  = RALINK_MSDC_BASE,
1963 +               .end    = RALINK_MSDC_BASE+0x3fff,
1964 +               .flags  = IORESOURCE_MEM,
1965 +       },
1966 +       [1] = {
1967 +               .start  = IRQ_SDC,      /*FIXME*/
1968 +               .end    = IRQ_SDC,      /*FIXME*/
1969 +               .flags  = IORESOURCE_IRQ,
1970 +       },
1971 +};
1972 +
1973 +static struct platform_device mtk_sd_device = {
1974 +       .name           = "mtk-sd",
1975 +       .id             = 0,
1976 +       .num_resources  = ARRAY_SIZE(mtk_sd_resources),
1977 +       .resource       = mtk_sd_resources,
1978 +};
1979 +/* end of +++ */
1980 +
1981 +static int msdc_rsp[] = {
1982 +    0,  /* RESP_NONE */
1983 +    1,  /* RESP_R1 */
1984 +    2,  /* RESP_R2 */
1985 +    3,  /* RESP_R3 */
1986 +    4,  /* RESP_R4 */
1987 +    1,  /* RESP_R5 */
1988 +    1,  /* RESP_R6 */
1989 +    1,  /* RESP_R7 */
1990 +    7,  /* RESP_R1b */
1991 +};
1992 +
1993 +/* For Inhanced DMA */
1994 +#define msdc_init_gpd_ex(gpd,extlen,cmd,arg,blknum) \
1995 +    do { \
1996 +        ((gpd_t*)gpd)->extlen = extlen; \
1997 +        ((gpd_t*)gpd)->cmd    = cmd; \
1998 +        ((gpd_t*)gpd)->arg    = arg; \
1999 +        ((gpd_t*)gpd)->blknum = blknum; \
2000 +    }while(0)
2001 +
2002 +#define msdc_init_bd(bd, blkpad, dwpad, dptr, dlen) \
2003 +    do { \
2004 +        BUG_ON(dlen > 0xFFFFUL); \
2005 +        ((bd_t*)bd)->blkpad = blkpad; \
2006 +        ((bd_t*)bd)->dwpad  = dwpad; \
2007 +        ((bd_t*)bd)->ptr    = (void*)dptr; \
2008 +        ((bd_t*)bd)->buflen = dlen; \
2009 +    }while(0)
2010 +
2011 +#define msdc_txfifocnt()   ((sdr_read32(MSDC_FIFOCS) & MSDC_FIFOCS_TXCNT) >> 16)
2012 +#define msdc_rxfifocnt()   ((sdr_read32(MSDC_FIFOCS) & MSDC_FIFOCS_RXCNT) >> 0)
2013 +#define msdc_fifo_write32(v)   sdr_write32(MSDC_TXDATA, (v))
2014 +#define msdc_fifo_write8(v)    sdr_write8(MSDC_TXDATA, (v))
2015 +#define msdc_fifo_read32()   sdr_read32(MSDC_RXDATA)
2016 +#define msdc_fifo_read8()    sdr_read8(MSDC_RXDATA)
2017 +
2018 +
2019 +#define msdc_dma_on()        sdr_clr_bits(MSDC_CFG, MSDC_CFG_PIO)
2020 +#define msdc_dma_off()       sdr_set_bits(MSDC_CFG, MSDC_CFG_PIO)
2021 +
2022 +#define msdc_retry(expr,retry,cnt) \
2023 +    do { \
2024 +        int backup = cnt; \
2025 +        while (retry) { \
2026 +            if (!(expr)) break; \
2027 +            if (cnt-- == 0) { \
2028 +                retry--; mdelay(1); cnt = backup; \
2029 +            } \
2030 +        } \
2031 +        WARN_ON(retry == 0); \
2032 +    } while(0)
2033 +
2034 +#if 0 /* --- by chhung */
2035 +#define msdc_reset() \
2036 +    do { \
2037 +        int retry = 3, cnt = 1000; \
2038 +        sdr_set_bits(MSDC_CFG, MSDC_CFG_RST); \
2039 +        dsb(); \
2040 +        msdc_retry(sdr_read32(MSDC_CFG) & MSDC_CFG_RST, retry, cnt); \
2041 +    } while(0)
2042 +#else
2043 +#define msdc_reset() \
2044 +    do { \
2045 +        int retry = 3, cnt = 1000; \
2046 +        sdr_set_bits(MSDC_CFG, MSDC_CFG_RST); \
2047 +        msdc_retry(sdr_read32(MSDC_CFG) & MSDC_CFG_RST, retry, cnt); \
2048 +    } while(0)
2049 +#endif /* end of +/- */
2050 +
2051 +#define msdc_clr_int() \
2052 +    do { \
2053 +        volatile u32 val = sdr_read32(MSDC_INT); \
2054 +        sdr_write32(MSDC_INT, val); \
2055 +    } while(0)
2056 +
2057 +#define msdc_clr_fifo() \
2058 +    do { \
2059 +        int retry = 3, cnt = 1000; \
2060 +        sdr_set_bits(MSDC_FIFOCS, MSDC_FIFOCS_CLR); \
2061 +        msdc_retry(sdr_read32(MSDC_FIFOCS) & MSDC_FIFOCS_CLR, retry, cnt); \
2062 +    } while(0)
2063 +
2064 +#define msdc_irq_save(val) \
2065 +    do { \
2066 +        val = sdr_read32(MSDC_INTEN); \
2067 +        sdr_clr_bits(MSDC_INTEN, val); \
2068 +    } while(0)
2069 +
2070 +#define msdc_irq_restore(val) \
2071 +    do { \
2072 +        sdr_set_bits(MSDC_INTEN, val); \
2073 +    } while(0)
2074 +
2075 +/* clock source for host: global */
2076 +#if defined (CONFIG_SOC_MT7620)
2077 +static u32 hclks[] = {48000000}; /* +/- by chhung */
2078 +#elif defined (CONFIG_SOC_MT7621)
2079 +static u32 hclks[] = {50000000}; /* +/- by chhung */
2080 +#endif
2081 +
2082 +//============================================
2083 +// the power for msdc host controller: global
2084 +//    always keep the VMC on.
2085 +//============================================
2086 +#define msdc_vcore_on(host) \
2087 +    do { \
2088 +        INIT_MSG("[+]VMC ref. count<%d>", ++host->pwr_ref); \
2089 +        (void)hwPowerOn(MT65XX_POWER_LDO_VMC, VOL_3300, "SD"); \
2090 +    } while (0)
2091 +#define msdc_vcore_off(host) \
2092 +    do { \
2093 +        INIT_MSG("[-]VMC ref. count<%d>", --host->pwr_ref); \
2094 +        (void)hwPowerDown(MT65XX_POWER_LDO_VMC, "SD"); \
2095 +    } while (0)
2096 +
2097 +//====================================
2098 +// the vdd output for card: global
2099 +//   always keep the VMCH on.
2100 +//====================================
2101 +#define msdc_vdd_on(host) \
2102 +    do { \
2103 +        (void)hwPowerOn(MT65XX_POWER_LDO_VMCH, VOL_3300, "SD"); \
2104 +    } while (0)
2105 +#define msdc_vdd_off(host) \
2106 +    do { \
2107 +        (void)hwPowerDown(MT65XX_POWER_LDO_VMCH, "SD"); \
2108 +    } while (0)
2109 +
2110 +#define sdc_is_busy()          (sdr_read32(SDC_STS) & SDC_STS_SDCBUSY)
2111 +#define sdc_is_cmd_busy()      (sdr_read32(SDC_STS) & SDC_STS_CMDBUSY)
2112 +
2113 +#define sdc_send_cmd(cmd,arg) \
2114 +    do { \
2115 +        sdr_write32(SDC_ARG, (arg)); \
2116 +        sdr_write32(SDC_CMD, (cmd)); \
2117 +    } while(0)
2118 +
2119 +// can modify to read h/w register.
2120 +//#define is_card_present(h)   ((sdr_read32(MSDC_PS) & MSDC_PS_CDSTS) ? 0 : 1);
2121 +#define is_card_present(h)     (((struct msdc_host*)(h))->card_inserted)
2122 +
2123 +/* +++ by chhung */
2124 +#ifndef __ASSEMBLY__
2125 +#define PHYSADDR(a)             (((unsigned long)(a)) & 0x1fffffff)
2126 +#else
2127 +#define PHYSADDR(a)             ((a) & 0x1fffffff)
2128 +#endif
2129 +/* end of +++ */
2130 +static unsigned int msdc_do_command(struct msdc_host   *host,
2131 +                                      struct mmc_command *cmd,
2132 +                                      int                 tune,
2133 +                                      unsigned long       timeout);
2134 +
2135 +static int msdc_tune_cmdrsp(struct msdc_host*host,struct mmc_command *cmd);
2136 +
2137 +#ifdef MT6575_SD_DEBUG
2138 +static void msdc_dump_card_status(struct msdc_host *host, u32 status)
2139 +{
2140 +    static char *state[] = {
2141 +        "Idle",                        /* 0 */
2142 +        "Ready",               /* 1 */
2143 +        "Ident",               /* 2 */
2144 +        "Stby",                        /* 3 */
2145 +        "Tran",                        /* 4 */
2146 +        "Data",                        /* 5 */
2147 +        "Rcv",                 /* 6 */
2148 +        "Prg",                 /* 7 */
2149 +        "Dis",                 /* 8 */
2150 +        "Reserved",            /* 9 */
2151 +        "Reserved",            /* 10 */
2152 +        "Reserved",            /* 11 */
2153 +        "Reserved",            /* 12 */
2154 +        "Reserved",            /* 13 */
2155 +        "Reserved",            /* 14 */
2156 +        "I/O mode",            /* 15 */
2157 +    };
2158 +    if (status & R1_OUT_OF_RANGE)
2159 +        N_MSG(RSP, "[CARD_STATUS] Out of Range");
2160 +    if (status & R1_ADDRESS_ERROR)
2161 +        N_MSG(RSP, "[CARD_STATUS] Address Error");
2162 +    if (status & R1_BLOCK_LEN_ERROR)
2163 +        N_MSG(RSP, "[CARD_STATUS] Block Len Error");
2164 +    if (status & R1_ERASE_SEQ_ERROR)
2165 +        N_MSG(RSP, "[CARD_STATUS] Erase Seq Error");
2166 +    if (status & R1_ERASE_PARAM)
2167 +        N_MSG(RSP, "[CARD_STATUS] Erase Param");
2168 +    if (status & R1_WP_VIOLATION)
2169 +        N_MSG(RSP, "[CARD_STATUS] WP Violation");
2170 +    if (status & R1_CARD_IS_LOCKED)
2171 +        N_MSG(RSP, "[CARD_STATUS] Card is Locked");
2172 +    if (status & R1_LOCK_UNLOCK_FAILED)
2173 +        N_MSG(RSP, "[CARD_STATUS] Lock/Unlock Failed");
2174 +    if (status & R1_COM_CRC_ERROR)
2175 +        N_MSG(RSP, "[CARD_STATUS] Command CRC Error");
2176 +    if (status & R1_ILLEGAL_COMMAND)
2177 +        N_MSG(RSP, "[CARD_STATUS] Illegal Command");
2178 +    if (status & R1_CARD_ECC_FAILED)
2179 +        N_MSG(RSP, "[CARD_STATUS] Card ECC Failed");
2180 +    if (status & R1_CC_ERROR)
2181 +        N_MSG(RSP, "[CARD_STATUS] CC Error");
2182 +    if (status & R1_ERROR)
2183 +        N_MSG(RSP, "[CARD_STATUS] Error");
2184 +    if (status & R1_UNDERRUN)
2185 +        N_MSG(RSP, "[CARD_STATUS] Underrun");
2186 +    if (status & R1_OVERRUN)
2187 +        N_MSG(RSP, "[CARD_STATUS] Overrun");
2188 +    if (status & R1_CID_CSD_OVERWRITE)
2189 +        N_MSG(RSP, "[CARD_STATUS] CID/CSD Overwrite");
2190 +    if (status & R1_WP_ERASE_SKIP)
2191 +        N_MSG(RSP, "[CARD_STATUS] WP Eraser Skip");
2192 +    if (status & R1_CARD_ECC_DISABLED)
2193 +        N_MSG(RSP, "[CARD_STATUS] Card ECC Disabled");
2194 +    if (status & R1_ERASE_RESET)
2195 +        N_MSG(RSP, "[CARD_STATUS] Erase Reset");
2196 +    if (status & R1_READY_FOR_DATA)
2197 +        N_MSG(RSP, "[CARD_STATUS] Ready for Data");
2198 +    if (status & R1_SWITCH_ERROR)
2199 +        N_MSG(RSP, "[CARD_STATUS] Switch error");
2200 +    if (status & R1_APP_CMD)
2201 +        N_MSG(RSP, "[CARD_STATUS] App Command");
2202 +
2203 +    N_MSG(RSP, "[CARD_STATUS] '%s' State", state[R1_CURRENT_STATE(status)]);
2204 +}
2205 +
2206 +static void msdc_dump_ocr_reg(struct msdc_host *host, u32 resp)
2207 +{
2208 +    if (resp & (1 << 7))
2209 +        N_MSG(RSP, "[OCR] Low Voltage Range");
2210 +    if (resp & (1 << 15))
2211 +        N_MSG(RSP, "[OCR] 2.7-2.8 volt");
2212 +    if (resp & (1 << 16))
2213 +        N_MSG(RSP, "[OCR] 2.8-2.9 volt");
2214 +    if (resp & (1 << 17))
2215 +        N_MSG(RSP, "[OCR] 2.9-3.0 volt");
2216 +    if (resp & (1 << 18))
2217 +        N_MSG(RSP, "[OCR] 3.0-3.1 volt");
2218 +    if (resp & (1 << 19))
2219 +        N_MSG(RSP, "[OCR] 3.1-3.2 volt");
2220 +    if (resp & (1 << 20))
2221 +        N_MSG(RSP, "[OCR] 3.2-3.3 volt");
2222 +    if (resp & (1 << 21))
2223 +        N_MSG(RSP, "[OCR] 3.3-3.4 volt");
2224 +    if (resp & (1 << 22))
2225 +        N_MSG(RSP, "[OCR] 3.4-3.5 volt");
2226 +    if (resp & (1 << 23))
2227 +        N_MSG(RSP, "[OCR] 3.5-3.6 volt");
2228 +    if (resp & (1 << 24))
2229 +        N_MSG(RSP, "[OCR] Switching to 1.8V Accepted (S18A)");
2230 +    if (resp & (1 << 30))
2231 +        N_MSG(RSP, "[OCR] Card Capacity Status (CCS)");
2232 +    if (resp & (1 << 31))
2233 +        N_MSG(RSP, "[OCR] Card Power Up Status (Idle)");
2234 +    else
2235 +        N_MSG(RSP, "[OCR] Card Power Up Status (Busy)");
2236 +}
2237 +
2238 +static void msdc_dump_rca_resp(struct msdc_host *host, u32 resp)
2239 +{
2240 +    u32 status = (((resp >> 15) & 0x1) << 23) |
2241 +                 (((resp >> 14) & 0x1) << 22) |
2242 +                 (((resp >> 13) & 0x1) << 19) |
2243 +                   (resp & 0x1fff);
2244 +
2245 +    N_MSG(RSP, "[RCA] 0x%.4x", resp >> 16);
2246 +    msdc_dump_card_status(host, status);
2247 +}
2248 +
2249 +static void msdc_dump_io_resp(struct msdc_host *host, u32 resp)
2250 +{
2251 +    u32 flags = (resp >> 8) & 0xFF;
2252 +    char *state[] = {"DIS", "CMD", "TRN", "RFU"};
2253 +
2254 +    if (flags & (1 << 7))
2255 +        N_MSG(RSP, "[IO] COM_CRC_ERR");
2256 +    if (flags & (1 << 6))
2257 +        N_MSG(RSP, "[IO] Illgal command");
2258 +    if (flags & (1 << 3))
2259 +        N_MSG(RSP, "[IO] Error");
2260 +    if (flags & (1 << 2))
2261 +        N_MSG(RSP, "[IO] RFU");
2262 +    if (flags & (1 << 1))
2263 +        N_MSG(RSP, "[IO] Function number error");
2264 +    if (flags & (1 << 0))
2265 +        N_MSG(RSP, "[IO] Out of range");
2266 +
2267 +    N_MSG(RSP, "[IO] State: %s, Data:0x%x", state[(resp >> 12) & 0x3], resp & 0xFF);
2268 +}
2269 +#endif
2270 +
2271 +static void msdc_set_timeout(struct msdc_host *host, u32 ns, u32 clks)
2272 +{
2273 +    u32 base = host->base;
2274 +    u32 timeout, clk_ns;
2275 +
2276 +    host->timeout_ns   = ns;
2277 +    host->timeout_clks = clks;
2278 +
2279 +    clk_ns  = 1000000000UL / host->sclk;
2280 +    timeout = ns / clk_ns + clks;
2281 +    timeout = timeout >> 16; /* in 65536 sclk cycle unit */
2282 +    timeout = timeout > 1 ? timeout - 1 : 0;
2283 +    timeout = timeout > 255 ? 255 : timeout;
2284 +
2285 +    sdr_set_field(SDC_CFG, SDC_CFG_DTOC, timeout);
2286 +
2287 +    N_MSG(OPS, "Set read data timeout: %dns %dclks -> %d x 65536 cycles",
2288 +        ns, clks, timeout + 1);
2289 +}
2290 +
2291 +/* msdc_eirq_sdio() will be called when EIRQ(for WIFI) */
2292 +static void msdc_eirq_sdio(void *data)
2293 +{
2294 +    struct msdc_host *host = (struct msdc_host *)data;
2295 +
2296 +    N_MSG(INT, "SDIO EINT");
2297 +
2298 +    mmc_signal_sdio_irq(host->mmc);
2299 +}
2300 +
2301 +/* msdc_eirq_cd will not be used!  We not using EINT for card detection. */
2302 +static void msdc_eirq_cd(void *data)
2303 +{
2304 +    struct msdc_host *host = (struct msdc_host *)data;
2305 +
2306 +    N_MSG(INT, "CD EINT");
2307 +
2308 +#if 0
2309 +    tasklet_hi_schedule(&host->card_tasklet);
2310 +#else
2311 +    schedule_delayed_work(&host->card_delaywork, HZ);
2312 +#endif
2313 +}
2314 +
2315 +#if 0
2316 +static void msdc_tasklet_card(unsigned long arg)
2317 +{
2318 +    struct msdc_host *host = (struct msdc_host *)arg;
2319 +#else
2320 +static void msdc_tasklet_card(struct work_struct *work)
2321 +{
2322 +    struct msdc_host *host = (struct msdc_host *)container_of(work,
2323 +                               struct msdc_host, card_delaywork.work);
2324 +#endif
2325 +    struct msdc_hw *hw = host->hw;
2326 +    u32 base = host->base;
2327 +    u32 inserted;
2328 +    u32 status = 0;
2329 +    //u32 change = 0;
2330 +
2331 +    spin_lock(&host->lock);
2332 +
2333 +    if (hw->get_cd_status) { // NULL
2334 +        inserted = hw->get_cd_status();
2335 +    } else {
2336 +        status = sdr_read32(MSDC_PS);
2337 +        inserted = (status & MSDC_PS_CDSTS) ? 0 : 1;
2338 +    }
2339 +
2340 +#if 0
2341 +    change = host->card_inserted ^ inserted;
2342 +    host->card_inserted = inserted;
2343 +
2344 +    if (change && !host->suspend) {
2345 +        if (inserted) {
2346 +            host->mmc->f_max = HOST_MAX_MCLK;  // work around
2347 +        }
2348 +        mmc_detect_change(host->mmc, msecs_to_jiffies(20));
2349 +    }
2350 +#else  /* Make sure: handle the last interrupt */
2351 +    host->card_inserted = inserted;
2352 +
2353 +    if (!host->suspend) {
2354 +        host->mmc->f_max = HOST_MAX_MCLK;
2355 +        mmc_detect_change(host->mmc, msecs_to_jiffies(20));
2356 +    }
2357 +
2358 +    IRQ_MSG("card found<%s>", inserted ? "inserted" : "removed");
2359 +#endif
2360 +
2361 +    spin_unlock(&host->lock);
2362 +}
2363 +
2364 +#if 0 /* --- by chhung */
2365 +/* For E2 only */
2366 +static u8 clk_src_bit[4] = {
2367 +   0, 3, 5, 7
2368 +};
2369 +
2370 +static void msdc_select_clksrc(struct msdc_host* host, unsigned char clksrc)
2371 +{
2372 +    u32 val;
2373 +    u32 base = host->base;
2374 +
2375 +    BUG_ON(clksrc > 3);
2376 +    INIT_MSG("set clock source to <%d>", clksrc);
2377 +
2378 +    val = sdr_read32(MSDC_CLKSRC_REG);
2379 +    if (sdr_read32(MSDC_ECO_VER) >= 4) {
2380 +        val &= ~(0x3  << clk_src_bit[host->id]);
2381 +        val |= clksrc << clk_src_bit[host->id];
2382 +    } else {
2383 +        val &= ~0x3; val |= clksrc;
2384 +    }
2385 +    sdr_write32(MSDC_CLKSRC_REG, val);
2386 +
2387 +    host->hclk = hclks[clksrc];
2388 +    host->hw->clk_src = clksrc;
2389 +}
2390 +#endif /* end of --- */
2391 +
2392 +static void msdc_set_mclk(struct msdc_host *host, int ddr, unsigned int hz)
2393 +{
2394 +    //struct msdc_hw *hw = host->hw;
2395 +    u32 base = host->base;
2396 +    u32 mode;
2397 +    u32 flags;
2398 +    u32 div;
2399 +    u32 sclk;
2400 +    u32 hclk = host->hclk;
2401 +    //u8  clksrc = hw->clk_src;
2402 +
2403 +    if (!hz) { // set mmc system clock to 0 ?
2404 +        ERR_MSG("set mclk to 0!!!");
2405 +        msdc_reset();
2406 +        return;
2407 +    }
2408 +
2409 +    msdc_irq_save(flags);
2410 +
2411 +#if defined (CONFIG_MT7621_FPGA) || defined (CONFIG_MT7628_FPGA)
2412 +    mode = 0x0; /* use divisor */
2413 +    if (hz >= (hclk >> 1)) {
2414 +           div  = 0;         /* mean div = 1/2 */
2415 +           sclk = hclk >> 1; /* sclk = clk / 2 */
2416 +    } else {
2417 +           div  = (hclk + ((hz << 2) - 1)) / (hz << 2);
2418 +           sclk = (hclk >> 2) / div;
2419 +    }
2420 +#else
2421 +    if (ddr) {
2422 +        mode = 0x2; /* ddr mode and use divisor */
2423 +        if (hz >= (hclk >> 2)) {
2424 +               div  = 1;         /* mean div = 1/4 */
2425 +               sclk = hclk >> 2; /* sclk = clk / 4 */
2426 +        } else {
2427 +               div  = (hclk + ((hz << 2) - 1)) / (hz << 2);
2428 +               sclk = (hclk >> 2) / div;
2429 +        }
2430 +    } else if (hz >= hclk) { /* bug fix */
2431 +        mode = 0x1; /* no divisor and divisor is ignored */
2432 +        div  = 0;
2433 +        sclk = hclk;
2434 +    } else {
2435 +        mode = 0x0; /* use divisor */
2436 +        if (hz >= (hclk >> 1)) {
2437 +               div  = 0;         /* mean div = 1/2 */
2438 +               sclk = hclk >> 1; /* sclk = clk / 2 */
2439 +        } else {
2440 +               div  = (hclk + ((hz << 2) - 1)) / (hz << 2);
2441 +               sclk = (hclk >> 2) / div;
2442 +        }
2443 +    }
2444 +#endif
2445 +    /* set clock mode and divisor */
2446 +    sdr_set_field(MSDC_CFG, MSDC_CFG_CKMOD, mode);
2447 +    sdr_set_field(MSDC_CFG, MSDC_CFG_CKDIV, div);
2448 +
2449 +    /* wait clock stable */
2450 +    while (!(sdr_read32(MSDC_CFG) & MSDC_CFG_CKSTB));
2451 +
2452 +    host->sclk = sclk;
2453 +    host->mclk = hz;
2454 +    msdc_set_timeout(host, host->timeout_ns, host->timeout_clks); // need?
2455 +
2456 +    INIT_MSG("================");
2457 +    INIT_MSG("!!! Set<%dKHz> Source<%dKHz> -> sclk<%dKHz>", hz/1000, hclk/1000, sclk/1000);
2458 +    INIT_MSG("================");
2459 +
2460 +    msdc_irq_restore(flags);
2461 +}
2462 +
2463 +/* Fix me. when need to abort */
2464 +static void msdc_abort_data(struct msdc_host *host)
2465 +{
2466 +         u32 base = host->base;
2467 +         struct mmc_command *stop = host->mrq->stop;
2468 +
2469 +    ERR_MSG("Need to Abort. dma<%d>", host->dma_xfer);
2470 +
2471 +    msdc_reset();
2472 +    msdc_clr_fifo();
2473 +    msdc_clr_int();
2474 +
2475 +    // need to check FIFO count 0 ?
2476 +
2477 +    if (stop) {  /* try to stop, but may not success */
2478 +        ERR_MSG("stop when abort CMD<%d>", stop->opcode);
2479 +        (void)msdc_do_command(host, stop, 0, CMD_TIMEOUT);
2480 +    }
2481 +
2482 +    //if (host->mclk >= 25000000) {
2483 +    //      msdc_set_mclk(host, 0, host->mclk >> 1);
2484 +    //}
2485 +}
2486 +
2487 +#if 0 /* --- by chhung */
2488 +static void msdc_pin_config(struct msdc_host *host, int mode)
2489 +{
2490 +    struct msdc_hw *hw = host->hw;
2491 +    u32 base = host->base;
2492 +    int pull = (mode == MSDC_PIN_PULL_UP) ? GPIO_PULL_UP : GPIO_PULL_DOWN;
2493 +
2494 +    /* Config WP pin */
2495 +    if (hw->flags & MSDC_WP_PIN_EN) {
2496 +        if (hw->config_gpio_pin) /* NULL */
2497 +            hw->config_gpio_pin(MSDC_WP_PIN, pull);
2498 +    }
2499 +
2500 +    switch (mode) {
2501 +    case MSDC_PIN_PULL_UP:
2502 +        //sdr_set_field(MSDC_PAD_CTL0, MSDC_PAD_CTL0_CLKPU, 1); /* Check & FIXME */
2503 +        //sdr_set_field(MSDC_PAD_CTL0, MSDC_PAD_CTL0_CLKPD, 0); /* Check & FIXME */
2504 +        sdr_set_field(MSDC_PAD_CTL1, MSDC_PAD_CTL1_CMDPU, 1);
2505 +        sdr_set_field(MSDC_PAD_CTL1, MSDC_PAD_CTL1_CMDPD, 0);
2506 +        sdr_set_field(MSDC_PAD_CTL2, MSDC_PAD_CTL2_DATPU, 1);
2507 +        sdr_set_field(MSDC_PAD_CTL2, MSDC_PAD_CTL2_DATPD, 0);
2508 +        break;
2509 +    case MSDC_PIN_PULL_DOWN:
2510 +        //sdr_set_field(MSDC_PAD_CTL0, MSDC_PAD_CTL0_CLKPU, 0); /* Check & FIXME */
2511 +        //sdr_set_field(MSDC_PAD_CTL0, MSDC_PAD_CTL0_CLKPD, 1); /* Check & FIXME */
2512 +        sdr_set_field(MSDC_PAD_CTL1, MSDC_PAD_CTL1_CMDPU, 0);
2513 +        sdr_set_field(MSDC_PAD_CTL1, MSDC_PAD_CTL1_CMDPD, 1);
2514 +        sdr_set_field(MSDC_PAD_CTL2, MSDC_PAD_CTL2_DATPU, 0);
2515 +        sdr_set_field(MSDC_PAD_CTL2, MSDC_PAD_CTL2_DATPD, 1);
2516 +        break;
2517 +    case MSDC_PIN_PULL_NONE:
2518 +    default:
2519 +        //sdr_set_field(MSDC_PAD_CTL0, MSDC_PAD_CTL0_CLKPU, 0); /* Check & FIXME */
2520 +        //sdr_set_field(MSDC_PAD_CTL0, MSDC_PAD_CTL0_CLKPD, 0); /* Check & FIXME */
2521 +        sdr_set_field(MSDC_PAD_CTL1, MSDC_PAD_CTL1_CMDPU, 0);
2522 +        sdr_set_field(MSDC_PAD_CTL1, MSDC_PAD_CTL1_CMDPD, 0);
2523 +        sdr_set_field(MSDC_PAD_CTL2, MSDC_PAD_CTL2_DATPU, 0);
2524 +        sdr_set_field(MSDC_PAD_CTL2, MSDC_PAD_CTL2_DATPD, 0);
2525 +        break;
2526 +    }
2527 +
2528 +    N_MSG(CFG, "Pins mode(%d), down(%d), up(%d)",
2529 +        mode, MSDC_PIN_PULL_DOWN, MSDC_PIN_PULL_UP);
2530 +}
2531 +
2532 +void msdc_pin_reset(struct msdc_host *host, int mode)
2533 +{
2534 +    struct msdc_hw *hw = (struct msdc_hw *)host->hw;
2535 +    u32 base = host->base;
2536 +    int pull = (mode == MSDC_PIN_PULL_UP) ? GPIO_PULL_UP : GPIO_PULL_DOWN;
2537 +
2538 +    /* Config reset pin */
2539 +    if (hw->flags & MSDC_RST_PIN_EN) {
2540 +        if (hw->config_gpio_pin) /* NULL */
2541 +            hw->config_gpio_pin(MSDC_RST_PIN, pull);
2542 +
2543 +        if (mode == MSDC_PIN_PULL_UP) {
2544 +            sdr_clr_bits(EMMC_IOCON, EMMC_IOCON_BOOTRST);
2545 +        } else {
2546 +            sdr_set_bits(EMMC_IOCON, EMMC_IOCON_BOOTRST);
2547 +        }
2548 +    }
2549 +}
2550 +
2551 +static void msdc_core_power(struct msdc_host *host, int on)
2552 +{
2553 +    N_MSG(CFG, "Turn %s %s power (copower: %d -> %d)",
2554 +        on ? "on" : "off", "core", host->core_power, on);
2555 +
2556 +    if (on && host->core_power == 0) {
2557 +        msdc_vcore_on(host);
2558 +        host->core_power = 1;
2559 +        msleep(1);
2560 +    } else if (!on && host->core_power == 1) {
2561 +        msdc_vcore_off(host);
2562 +        host->core_power = 0;
2563 +        msleep(1);
2564 +    }
2565 +}
2566 +
2567 +static void msdc_host_power(struct msdc_host *host, int on)
2568 +{
2569 +    N_MSG(CFG, "Turn %s %s power ", on ? "on" : "off", "host");
2570 +
2571 +    if (on) {
2572 +        //msdc_core_power(host, 1); // need do card detection.
2573 +        msdc_pin_reset(host, MSDC_PIN_PULL_UP);
2574 +    } else {
2575 +        msdc_pin_reset(host, MSDC_PIN_PULL_DOWN);
2576 +        //msdc_core_power(host, 0);
2577 +    }
2578 +}
2579 +
2580 +static void msdc_card_power(struct msdc_host *host, int on)
2581 +{
2582 +    N_MSG(CFG, "Turn %s %s power ", on ? "on" : "off", "card");
2583 +
2584 +    if (on) {
2585 +        msdc_pin_config(host, MSDC_PIN_PULL_UP);
2586 +        if (host->hw->ext_power_on) {
2587 +            host->hw->ext_power_on();
2588 +        } else {
2589 +            //msdc_vdd_on(host);  // need todo card detection.
2590 +        }
2591 +        msleep(1);
2592 +    } else {
2593 +        if (host->hw->ext_power_off) {
2594 +            host->hw->ext_power_off();
2595 +        } else {
2596 +            //msdc_vdd_off(host);
2597 +        }
2598 +        msdc_pin_config(host, MSDC_PIN_PULL_DOWN);
2599 +        msleep(1);
2600 +    }
2601 +}
2602 +
2603 +static void msdc_set_power_mode(struct msdc_host *host, u8 mode)
2604 +{
2605 +    N_MSG(CFG, "Set power mode(%d)", mode);
2606 +
2607 +    if (host->power_mode == MMC_POWER_OFF && mode != MMC_POWER_OFF) {
2608 +        msdc_host_power(host, 1);
2609 +        msdc_card_power(host, 1);
2610 +    } else if (host->power_mode != MMC_POWER_OFF && mode == MMC_POWER_OFF) {
2611 +        msdc_card_power(host, 0);
2612 +        msdc_host_power(host, 0);
2613 +    }
2614 +    host->power_mode = mode;
2615 +}
2616 +#endif /* end of --- */
2617 +
2618 +#ifdef CONFIG_PM
2619 +/*
2620 +   register as callback function of WIFI(combo_sdio_register_pm) .
2621 +   can called by msdc_drv_suspend/resume too.
2622 +*/
2623 +static void msdc_pm(pm_message_t state, void *data)
2624 +{
2625 +    struct msdc_host *host = (struct msdc_host *)data;
2626 +    int evt = state.event;
2627 +
2628 +    if (evt == PM_EVENT_USER_RESUME || evt == PM_EVENT_USER_SUSPEND) {
2629 +        INIT_MSG("USR_%s: suspend<%d> power<%d>",
2630 +                   evt == PM_EVENT_USER_RESUME ? "EVENT_USER_RESUME" : "EVENT_USER_SUSPEND",
2631 +                   host->suspend, host->power_mode);
2632 +    }
2633 +
2634 +    if (evt == PM_EVENT_SUSPEND || evt == PM_EVENT_USER_SUSPEND) {
2635 +        if (host->suspend) /* already suspend */  /* default 0*/
2636 +            return;
2637 +
2638 +        /* for memory card. already power off by mmc */
2639 +        if (evt == PM_EVENT_SUSPEND && host->power_mode == MMC_POWER_OFF)
2640 +            return;
2641 +
2642 +        host->suspend = 1;
2643 +        host->pm_state = state;  /* default PMSG_RESUME */
2644 +
2645 +        INIT_MSG("%s Suspend", evt == PM_EVENT_SUSPEND ? "PM" : "USR");
2646 +        if(host->hw->flags & MSDC_SYS_SUSPEND) /* set for card */
2647 +            (void)mmc_suspend_host(host->mmc);
2648 +        else {
2649 +            // host->mmc->pm_flags |= MMC_PM_IGNORE_PM_NOTIFY;  /* just for double confirm */ /* --- by chhung */
2650 +            mmc_remove_host(host->mmc);
2651 +        }
2652 +    } else if (evt == PM_EVENT_RESUME || evt == PM_EVENT_USER_RESUME) {
2653 +        if (!host->suspend){
2654 +            //ERR_MSG("warning: already resume");
2655 +            return;
2656 +        }
2657 +
2658 +        /* No PM resume when USR suspend */
2659 +        if (evt == PM_EVENT_RESUME && host->pm_state.event == PM_EVENT_USER_SUSPEND) {
2660 +            ERR_MSG("PM Resume when in USR Suspend");          /* won't happen. */
2661 +            return;
2662 +        }
2663 +
2664 +        host->suspend = 0;
2665 +        host->pm_state = state;
2666 +
2667 +        INIT_MSG("%s Resume", evt == PM_EVENT_RESUME ? "PM" : "USR");
2668 +        if(host->hw->flags & MSDC_SYS_SUSPEND) { /* will not set for WIFI */
2669 +            (void)mmc_resume_host(host->mmc);
2670 +        }
2671 +        else {
2672 +            // host->mmc->pm_flags |= MMC_PM_IGNORE_PM_NOTIFY; /* --- by chhung */
2673 +            mmc_add_host(host->mmc);
2674 +        }
2675 +    }
2676 +}
2677 +#endif
2678 +
2679 +/*--------------------------------------------------------------------------*/
2680 +/* mmc_host_ops members                                                      */
2681 +/*--------------------------------------------------------------------------*/
2682 +static unsigned int msdc_command_start(struct msdc_host   *host,
2683 +                                      struct mmc_command *cmd,
2684 +                                      int                 tune,   /* not used */
2685 +                                      unsigned long       timeout)
2686 +{
2687 +    u32 base = host->base;
2688 +    u32 opcode = cmd->opcode;
2689 +    u32 rawcmd;
2690 +    u32 wints = MSDC_INT_CMDRDY  | MSDC_INT_RSPCRCERR  | MSDC_INT_CMDTMO  |
2691 +                MSDC_INT_ACMDRDY | MSDC_INT_ACMDCRCERR | MSDC_INT_ACMDTMO |
2692 +                MSDC_INT_ACMD19_DONE;
2693 +
2694 +    u32 resp;
2695 +    unsigned long tmo;
2696 +
2697 +    /* Protocol layer does not provide response type, but our hardware needs
2698 +     * to know exact type, not just size!
2699 +     */
2700 +    if (opcode == MMC_SEND_OP_COND || opcode == SD_APP_OP_COND)
2701 +        resp = RESP_R3;
2702 +    else if (opcode == MMC_SET_RELATIVE_ADDR || opcode == SD_SEND_RELATIVE_ADDR)
2703 +        resp = (mmc_cmd_type(cmd) == MMC_CMD_BCR) ? RESP_R6 : RESP_R1;
2704 +    else if (opcode == MMC_FAST_IO)
2705 +        resp = RESP_R4;
2706 +    else if (opcode == MMC_GO_IRQ_STATE)
2707 +        resp = RESP_R5;
2708 +    else if (opcode == MMC_SELECT_CARD)
2709 +        resp = (cmd->arg != 0) ? RESP_R1B : RESP_NONE;
2710 +    else if (opcode == SD_IO_RW_DIRECT || opcode == SD_IO_RW_EXTENDED)
2711 +        resp = RESP_R1; /* SDIO workaround. */
2712 +    else if (opcode == SD_SEND_IF_COND && (mmc_cmd_type(cmd) == MMC_CMD_BCR))
2713 +        resp = RESP_R1;
2714 +    else {
2715 +        switch (mmc_resp_type(cmd)) {
2716 +        case MMC_RSP_R1:
2717 +            resp = RESP_R1;
2718 +            break;
2719 +        case MMC_RSP_R1B:
2720 +            resp = RESP_R1B;
2721 +            break;
2722 +        case MMC_RSP_R2:
2723 +            resp = RESP_R2;
2724 +            break;
2725 +        case MMC_RSP_R3:
2726 +            resp = RESP_R3;
2727 +            break;
2728 +        case MMC_RSP_NONE:
2729 +        default:
2730 +            resp = RESP_NONE;
2731 +            break;
2732 +        }
2733 +    }
2734 +
2735 +    cmd->error = 0;
2736 +    /* rawcmd :
2737 +     * vol_swt << 30 | auto_cmd << 28 | blklen << 16 | go_irq << 15 |
2738 +     * stop << 14 | rw << 13 | dtype << 11 | rsptyp << 7 | brk << 6 | opcode
2739 +     */
2740 +    rawcmd = opcode | msdc_rsp[resp] << 7 | host->blksz << 16;
2741 +
2742 +    if (opcode == MMC_READ_MULTIPLE_BLOCK) {
2743 +        rawcmd |= (2 << 11);
2744 +    } else if (opcode == MMC_READ_SINGLE_BLOCK) {
2745 +        rawcmd |= (1 << 11);
2746 +    } else if (opcode == MMC_WRITE_MULTIPLE_BLOCK) {
2747 +        rawcmd |= ((2 << 11) | (1 << 13));
2748 +    } else if (opcode == MMC_WRITE_BLOCK) {
2749 +        rawcmd |= ((1 << 11) | (1 << 13));
2750 +    } else if (opcode == SD_IO_RW_EXTENDED) {
2751 +        if (cmd->data->flags & MMC_DATA_WRITE)
2752 +            rawcmd |= (1 << 13);
2753 +        if (cmd->data->blocks > 1)
2754 +            rawcmd |= (2 << 11);
2755 +        else
2756 +            rawcmd |= (1 << 11);
2757 +    } else if (opcode == SD_IO_RW_DIRECT && cmd->flags == (unsigned int)-1) {
2758 +        rawcmd |= (1 << 14);
2759 +    } else if ((opcode == SD_APP_SEND_SCR) ||
2760 +        (opcode == SD_APP_SEND_NUM_WR_BLKS) ||
2761 +        (opcode == SD_SWITCH && (mmc_cmd_type(cmd) == MMC_CMD_ADTC)) ||
2762 +        (opcode == SD_APP_SD_STATUS && (mmc_cmd_type(cmd) == MMC_CMD_ADTC)) ||
2763 +        (opcode == MMC_SEND_EXT_CSD && (mmc_cmd_type(cmd) == MMC_CMD_ADTC))) {
2764 +        rawcmd |= (1 << 11);
2765 +    } else if (opcode == MMC_STOP_TRANSMISSION) {
2766 +        rawcmd |= (1 << 14);
2767 +        rawcmd &= ~(0x0FFF << 16);
2768 +    }
2769 +
2770 +    N_MSG(CMD, "CMD<%d><0x%.8x> Arg<0x%.8x>", opcode , rawcmd, cmd->arg);
2771 +
2772 +    tmo = jiffies + timeout;
2773 +
2774 +    if (opcode == MMC_SEND_STATUS) {
2775 +        for (;;) {
2776 +            if (!sdc_is_cmd_busy())
2777 +                break;
2778 +
2779 +            if (time_after(jiffies, tmo)) {
2780 +                ERR_MSG("XXX cmd_busy timeout: before CMD<%d>", opcode);
2781 +                cmd->error = (unsigned int)-ETIMEDOUT;
2782 +                msdc_reset();
2783 +                goto end;
2784 +            }
2785 +        }
2786 +    }else {
2787 +        for (;;) {
2788 +            if (!sdc_is_busy())
2789 +                break;
2790 +            if (time_after(jiffies, tmo)) {
2791 +                ERR_MSG("XXX sdc_busy timeout: before CMD<%d>", opcode);
2792 +                cmd->error = (unsigned int)-ETIMEDOUT;
2793 +                msdc_reset();
2794 +                goto end;
2795 +            }
2796 +        }
2797 +    }
2798 +
2799 +    //BUG_ON(in_interrupt());
2800 +    host->cmd     = cmd;
2801 +    host->cmd_rsp = resp;
2802 +
2803 +    init_completion(&host->cmd_done);
2804 +
2805 +    sdr_set_bits(MSDC_INTEN, wints);
2806 +    sdc_send_cmd(rawcmd, cmd->arg);
2807 +
2808 +end:
2809 +    return cmd->error;
2810 +}
2811 +
2812 +static unsigned int msdc_command_resp(struct msdc_host   *host,
2813 +                                      struct mmc_command *cmd,
2814 +                                      int                 tune,
2815 +                                      unsigned long       timeout)
2816 +{
2817 +    u32 base = host->base;
2818 +    u32 opcode = cmd->opcode;
2819 +    //u32 rawcmd;
2820 +    u32 resp;
2821 +    u32 wints = MSDC_INT_CMDRDY  | MSDC_INT_RSPCRCERR  | MSDC_INT_CMDTMO  |
2822 +                MSDC_INT_ACMDRDY | MSDC_INT_ACMDCRCERR | MSDC_INT_ACMDTMO |
2823 +                MSDC_INT_ACMD19_DONE;
2824 +
2825 +    resp = host->cmd_rsp;
2826 +
2827 +    BUG_ON(in_interrupt());
2828 +    //init_completion(&host->cmd_done);
2829 +    //sdr_set_bits(MSDC_INTEN, wints);
2830 +
2831 +    spin_unlock(&host->lock);
2832 +    if(!wait_for_completion_timeout(&host->cmd_done, 10*timeout)){
2833 +        ERR_MSG("XXX CMD<%d> wait_for_completion timeout ARG<0x%.8x>", opcode, cmd->arg);
2834 +        cmd->error = (unsigned int)-ETIMEDOUT;
2835 +        msdc_reset();
2836 +    }
2837 +    spin_lock(&host->lock);
2838 +
2839 +    sdr_clr_bits(MSDC_INTEN, wints);
2840 +    host->cmd = NULL;
2841 +
2842 +//end:
2843 +#ifdef MT6575_SD_DEBUG
2844 +    switch (resp) {
2845 +    case RESP_NONE:
2846 +        N_MSG(RSP, "CMD_RSP(%d): %d RSP(%d)", opcode, cmd->error, resp);
2847 +        break;
2848 +    case RESP_R2:
2849 +        N_MSG(RSP, "CMD_RSP(%d): %d RSP(%d)= %.8x %.8x %.8x %.8x",
2850 +            opcode, cmd->error, resp, cmd->resp[0], cmd->resp[1],
2851 +            cmd->resp[2], cmd->resp[3]);
2852 +        break;
2853 +    default: /* Response types 1, 3, 4, 5, 6, 7(1b) */
2854 +        N_MSG(RSP, "CMD_RSP(%d): %d RSP(%d)= 0x%.8x",
2855 +            opcode, cmd->error, resp, cmd->resp[0]);
2856 +        if (cmd->error == 0) {
2857 +            switch (resp) {
2858 +            case RESP_R1:
2859 +            case RESP_R1B:
2860 +                msdc_dump_card_status(host, cmd->resp[0]);
2861 +                break;
2862 +            case RESP_R3:
2863 +                msdc_dump_ocr_reg(host, cmd->resp[0]);
2864 +                break;
2865 +            case RESP_R5:
2866 +                msdc_dump_io_resp(host, cmd->resp[0]);
2867 +                break;
2868 +            case RESP_R6:
2869 +                msdc_dump_rca_resp(host, cmd->resp[0]);
2870 +                break;
2871 +            }
2872 +        }
2873 +        break;
2874 +    }
2875 +#endif
2876 +
2877 +    /* do we need to save card's RCA when SD_SEND_RELATIVE_ADDR */
2878 +
2879 +    if (!tune) {
2880 +        return cmd->error;
2881 +    }
2882 +
2883 +    /* memory card CRC */
2884 +    if(host->hw->flags & MSDC_REMOVABLE && cmd->error == (unsigned int)(-EIO) ) {
2885 +        if (sdr_read32(SDC_CMD) & 0x1800) { /* check if has data phase */
2886 +            msdc_abort_data(host);
2887 +        } else {
2888 +            /* do basic: reset*/
2889 +            msdc_reset();
2890 +            msdc_clr_fifo();
2891 +            msdc_clr_int();
2892 +        }
2893 +        cmd->error = msdc_tune_cmdrsp(host,cmd);
2894 +    }
2895 +
2896 +    //  check DAT0
2897 +    /* if (resp == RESP_R1B) {
2898 +        while ((sdr_read32(MSDC_PS) & 0x10000) != 0x10000);
2899 +    } */
2900 +    /* CMD12 Error Handle */
2901 +
2902 +    return cmd->error;
2903 +}
2904 +
2905 +static unsigned int msdc_do_command(struct msdc_host   *host,
2906 +                                      struct mmc_command *cmd,
2907 +                                      int                 tune,
2908 +                                      unsigned long       timeout)
2909 +{
2910 +    if (msdc_command_start(host, cmd, tune, timeout))
2911 +        goto end;
2912 +
2913 +    if (msdc_command_resp(host, cmd, tune, timeout))
2914 +        goto end;
2915 +
2916 +end:
2917 +
2918 +    N_MSG(CMD, "        return<%d> resp<0x%.8x>", cmd->error, cmd->resp[0]);
2919 +    return cmd->error;
2920 +}
2921 +
2922 +/* The abort condition when PIO read/write
2923 +   tmo:
2924 +*/
2925 +static int msdc_pio_abort(struct msdc_host *host, struct mmc_data *data, unsigned long tmo)
2926 +{
2927 +    int  ret = 0;
2928 +    u32  base = host->base;
2929 +
2930 +    if (atomic_read(&host->abort)) {
2931 +        ret = 1;
2932 +    }
2933 +
2934 +    if (time_after(jiffies, tmo)) {
2935 +        data->error = (unsigned int)-ETIMEDOUT;
2936 +        ERR_MSG("XXX PIO Data Timeout: CMD<%d>", host->mrq->cmd->opcode);
2937 +        ret = 1;
2938 +    }
2939 +
2940 +    if(ret) {
2941 +        msdc_reset();
2942 +        msdc_clr_fifo();
2943 +        msdc_clr_int();
2944 +        ERR_MSG("msdc pio find abort");
2945 +    }
2946 +    return ret;
2947 +}
2948 +
2949 +/*
2950 +   Need to add a timeout, or WDT timeout, system reboot.
2951 +*/
2952 +// pio mode data read/write
2953 +static int msdc_pio_read(struct msdc_host *host, struct mmc_data *data)
2954 +{
2955 +    struct scatterlist *sg = data->sg;
2956 +    u32  base = host->base;
2957 +    u32  num = data->sg_len;
2958 +    u32 *ptr;
2959 +    u8  *u8ptr;
2960 +    u32  left = 0;
2961 +    u32  count, size = 0;
2962 +    u32  wints = MSDC_INTEN_DATTMO | MSDC_INTEN_DATCRCERR ;
2963 +    unsigned long tmo = jiffies + DAT_TIMEOUT;
2964 +
2965 +    sdr_set_bits(MSDC_INTEN, wints);
2966 +    while (num) {
2967 +        left = sg_dma_len(sg);
2968 +        ptr = sg_virt(sg);
2969 +        while (left) {
2970 +            if ((left >=  MSDC_FIFO_THD) && (msdc_rxfifocnt() >= MSDC_FIFO_THD)) {
2971 +                count = MSDC_FIFO_THD >> 2;
2972 +                do {
2973 +                    *ptr++ = msdc_fifo_read32();
2974 +                } while (--count);
2975 +                left -= MSDC_FIFO_THD;
2976 +            } else if ((left < MSDC_FIFO_THD) && msdc_rxfifocnt() >= left) {
2977 +                while (left > 3) {
2978 +                    *ptr++ = msdc_fifo_read32();
2979 +                    left -= 4;
2980 +                }
2981 +
2982 +                u8ptr = (u8 *)ptr;
2983 +                while(left) {
2984 +                    * u8ptr++ = msdc_fifo_read8();
2985 +                    left--;
2986 +                }
2987 +            }
2988 +
2989 +            if (msdc_pio_abort(host, data, tmo)) {
2990 +                goto end;
2991 +            }
2992 +        }
2993 +        size += sg_dma_len(sg);
2994 +        sg = sg_next(sg); num--;
2995 +    }
2996 +end:
2997 +    data->bytes_xfered += size;
2998 +    N_MSG(FIO, "        PIO Read<%d>bytes", size);
2999 +
3000 +    sdr_clr_bits(MSDC_INTEN, wints);
3001 +    if(data->error) ERR_MSG("read pio data->error<%d> left<%d> size<%d>", data->error, left, size);
3002 +    return data->error;
3003 +}
3004 +
3005 +/* please make sure won't using PIO when size >= 512
3006 +   which means, memory card block read/write won't using pio
3007 +   then don't need to handle the CMD12 when data error.
3008 +*/
3009 +static int msdc_pio_write(struct msdc_host* host, struct mmc_data *data)
3010 +{
3011 +    u32  base = host->base;
3012 +    struct scatterlist *sg = data->sg;
3013 +    u32  num = data->sg_len;
3014 +    u32 *ptr;
3015 +    u8  *u8ptr;
3016 +    u32  left;
3017 +    u32  count, size = 0;
3018 +    u32  wints = MSDC_INTEN_DATTMO | MSDC_INTEN_DATCRCERR ;
3019 +    unsigned long tmo = jiffies + DAT_TIMEOUT;
3020 +
3021 +    sdr_set_bits(MSDC_INTEN, wints);
3022 +    while (num) {
3023 +        left = sg_dma_len(sg);
3024 +        ptr = sg_virt(sg);
3025 +
3026 +        while (left) {
3027 +            if (left >= MSDC_FIFO_SZ && msdc_txfifocnt() == 0) {
3028 +                count = MSDC_FIFO_SZ >> 2;
3029 +                do {
3030 +                    msdc_fifo_write32(*ptr); ptr++;
3031 +                } while (--count);
3032 +                left -= MSDC_FIFO_SZ;
3033 +            } else if (left < MSDC_FIFO_SZ && msdc_txfifocnt() == 0) {
3034 +                while (left > 3) {
3035 +                    msdc_fifo_write32(*ptr); ptr++;
3036 +                    left -= 4;
3037 +                }
3038 +
3039 +                u8ptr = (u8*)ptr;
3040 +                while(left){
3041 +                    msdc_fifo_write8(*u8ptr);  u8ptr++;
3042 +                    left--;
3043 +                }
3044 +            }
3045 +
3046 +            if (msdc_pio_abort(host, data, tmo)) {
3047 +                goto end;
3048 +            }
3049 +        }
3050 +        size += sg_dma_len(sg);
3051 +        sg = sg_next(sg); num--;
3052 +    }
3053 +end:
3054 +    data->bytes_xfered += size;
3055 +    N_MSG(FIO, "        PIO Write<%d>bytes", size);
3056 +    if(data->error) ERR_MSG("write pio data->error<%d>", data->error);
3057 +
3058 +    sdr_clr_bits(MSDC_INTEN, wints);
3059 +    return data->error;
3060 +}
3061 +
3062 +#if 0 /* --- by chhung */
3063 +// DMA resume / start / stop
3064 +static void msdc_dma_resume(struct msdc_host *host)
3065 +{
3066 +    u32 base = host->base;
3067 +
3068 +    sdr_set_field(MSDC_DMA_CTRL, MSDC_DMA_CTRL_RESUME, 1);
3069 +
3070 +    N_MSG(DMA, "DMA resume");
3071 +}
3072 +#endif /* end of --- */
3073 +
3074 +static void msdc_dma_start(struct msdc_host *host)
3075 +{
3076 +    u32 base = host->base;
3077 +    u32 wints = MSDC_INTEN_XFER_COMPL | MSDC_INTEN_DATTMO | MSDC_INTEN_DATCRCERR ;
3078 +
3079 +    sdr_set_bits(MSDC_INTEN, wints);
3080 +    //dsb(); /* --- by chhung */
3081 +    sdr_set_field(MSDC_DMA_CTRL, MSDC_DMA_CTRL_START, 1);
3082 +
3083 +    N_MSG(DMA, "DMA start");
3084 +}
3085 +
3086 +static void msdc_dma_stop(struct msdc_host *host)
3087 +{
3088 +    u32 base = host->base;
3089 +    //u32 retries=500;
3090 +    u32 wints = MSDC_INTEN_XFER_COMPL | MSDC_INTEN_DATTMO | MSDC_INTEN_DATCRCERR ;
3091 +
3092 +    N_MSG(DMA, "DMA status: 0x%.8x",sdr_read32(MSDC_DMA_CFG));
3093 +    //while (sdr_read32(MSDC_DMA_CFG) & MSDC_DMA_CFG_STS);
3094 +
3095 +    sdr_set_field(MSDC_DMA_CTRL, MSDC_DMA_CTRL_STOP, 1);
3096 +    while (sdr_read32(MSDC_DMA_CFG) & MSDC_DMA_CFG_STS);
3097 +
3098 +    //dsb(); /* --- by chhung */
3099 +    sdr_clr_bits(MSDC_INTEN, wints); /* Not just xfer_comp */
3100 +
3101 +    N_MSG(DMA, "DMA stop");
3102 +}
3103 +
3104 +#if 0 /* --- by chhung */
3105 +/* dump a gpd list */
3106 +static void msdc_dma_dump(struct msdc_host *host, struct msdc_dma *dma)
3107 +{
3108 +    gpd_t *gpd = dma->gpd;
3109 +    bd_t   *bd = dma->bd;
3110 +    bd_t   *ptr;
3111 +    int i = 0;
3112 +    int p_to_v;
3113 +
3114 +    if (dma->mode != MSDC_MODE_DMA_DESC) {
3115 +        return;
3116 +    }
3117 +
3118 +    ERR_MSG("try to dump gpd and bd");
3119 +
3120 +    /* dump gpd */
3121 +    ERR_MSG(".gpd<0x%.8x> gpd_phy<0x%.8x>", (int)gpd, (int)dma->gpd_addr);
3122 +    ERR_MSG("...hwo   <%d>", gpd->hwo );
3123 +    ERR_MSG("...bdp   <%d>", gpd->bdp );
3124 +    ERR_MSG("...chksum<0x%.8x>", gpd->chksum );
3125 +    //ERR_MSG("...intr  <0x%.8x>", gpd->intr );
3126 +    ERR_MSG("...next  <0x%.8x>", (int)gpd->next );
3127 +    ERR_MSG("...ptr   <0x%.8x>", (int)gpd->ptr );
3128 +    ERR_MSG("...buflen<0x%.8x>", gpd->buflen );
3129 +    //ERR_MSG("...extlen<0x%.8x>", gpd->extlen );
3130 +    //ERR_MSG("...arg   <0x%.8x>", gpd->arg );
3131 +    //ERR_MSG("...blknum<0x%.8x>", gpd->blknum );
3132 +    //ERR_MSG("...cmd   <0x%.8x>", gpd->cmd );
3133 +
3134 +    /* dump bd */
3135 +    ERR_MSG(".bd<0x%.8x> bd_phy<0x%.8x> gpd_ptr<0x%.8x>", (int)bd, (int)dma->bd_addr, (int)gpd->ptr);
3136 +    ptr = bd;
3137 +    p_to_v = ((u32)bd - (u32)dma->bd_addr);
3138 +    while (1) {
3139 +        ERR_MSG(".bd[%d]", i); i++;
3140 +        ERR_MSG("...eol   <%d>", ptr->eol );
3141 +        ERR_MSG("...chksum<0x%.8x>", ptr->chksum );
3142 +        //ERR_MSG("...blkpad<0x%.8x>", ptr->blkpad );
3143 +        //ERR_MSG("...dwpad <0x%.8x>", ptr->dwpad );
3144 +        ERR_MSG("...next  <0x%.8x>", (int)ptr->next );
3145 +        ERR_MSG("...ptr   <0x%.8x>", (int)ptr->ptr );
3146 +        ERR_MSG("...buflen<0x%.8x>", (int)ptr->buflen );
3147 +
3148 +        if (ptr->eol == 1) {
3149 +            break;
3150 +        }
3151 +
3152 +        /* find the next bd, virtual address of ptr->next */
3153 +        /* don't need to enable when use malloc */
3154 +        //BUG_ON( (ptr->next + p_to_v)!=(ptr+1) );
3155 +        //ERR_MSG(".next bd<0x%.8x><0x%.8x>", (ptr->next + p_to_v), (ptr+1));
3156 +        ptr++;
3157 +    }
3158 +
3159 +    ERR_MSG("dump gpd and bd finished");
3160 +}
3161 +#endif /* end of --- */
3162 +
3163 +/* calc checksum */
3164 +static u8 msdc_dma_calcs(u8 *buf, u32 len)
3165 +{
3166 +    u32 i, sum = 0;
3167 +    for (i = 0; i < len; i++) {
3168 +        sum += buf[i];
3169 +    }
3170 +    return 0xFF - (u8)sum;
3171 +}
3172 +
3173 +/* gpd bd setup + dma registers */
3174 +static int msdc_dma_config(struct msdc_host *host, struct msdc_dma *dma)
3175 +{
3176 +    u32 base = host->base;
3177 +    u32 sglen = dma->sglen;
3178 +    //u32 i, j, num, bdlen, arg, xfersz;
3179 +    u32 j, num, bdlen;
3180 +    u8  blkpad, dwpad, chksum;
3181 +    struct scatterlist *sg = dma->sg;
3182 +    gpd_t *gpd;
3183 +    bd_t *bd;
3184 +
3185 +    switch (dma->mode) {
3186 +    case MSDC_MODE_DMA_BASIC:
3187 +        BUG_ON(dma->xfersz > 65535);
3188 +        BUG_ON(dma->sglen != 1);
3189 +        sdr_write32(MSDC_DMA_SA, PHYSADDR(sg_dma_address(sg)));
3190 +        sdr_set_field(MSDC_DMA_CTRL, MSDC_DMA_CTRL_LASTBUF, 1);
3191 +//#if defined (CONFIG_RALINK_MT7620)
3192 +       if (ralink_soc == MT762X_SOC_MT7620A)
3193 +               sdr_set_field(MSDC_DMA_CTRL, MSDC_DMA_CTRL_XFERSZ, sg_dma_len(sg));
3194 +//#elif defined (CONFIG_RALINK_MT7621) || defined (CONFIG_RALINK_MT7628)
3195 +        else
3196 +               sdr_write32((volatile u32*)(RALINK_MSDC_BASE+0xa8), sg_dma_len(sg));
3197 +//#endif
3198 +        sdr_set_field(MSDC_DMA_CTRL, MSDC_DMA_CTRL_BRUSTSZ, dma->burstsz);
3199 +        sdr_set_field(MSDC_DMA_CTRL, MSDC_DMA_CTRL_MODE, 0);
3200 +        break;
3201 +    case MSDC_MODE_DMA_DESC:
3202 +        blkpad = (dma->flags & DMA_FLAG_PAD_BLOCK) ? 1 : 0;
3203 +        dwpad  = (dma->flags & DMA_FLAG_PAD_DWORD) ? 1 : 0;
3204 +        chksum = (dma->flags & DMA_FLAG_EN_CHKSUM) ? 1 : 0;
3205 +
3206 +        /* calculate the required number of gpd */
3207 +        num = (sglen + MAX_BD_PER_GPD - 1) / MAX_BD_PER_GPD;
3208 +        BUG_ON(num !=1 );
3209 +
3210 +        gpd = dma->gpd;
3211 +        bd  = dma->bd;
3212 +        bdlen = sglen;
3213 +
3214 +        /* modify gpd*/
3215 +        //gpd->intr = 0;
3216 +        gpd->hwo = 1;  /* hw will clear it */
3217 +        gpd->bdp = 1;
3218 +        gpd->chksum = 0;  /* need to clear first. */
3219 +        gpd->chksum = (chksum ? msdc_dma_calcs((u8 *)gpd, 16) : 0);
3220 +
3221 +        /* modify bd*/
3222 +        for (j = 0; j < bdlen; j++) {
3223 +            msdc_init_bd(&bd[j], blkpad, dwpad, sg_dma_address(sg), sg_dma_len(sg));
3224 +            if(j == bdlen - 1) {
3225 +            bd[j].eol = 1;             /* the last bd */
3226 +            } else {
3227 +                bd[j].eol = 0;
3228 +            }
3229 +            bd[j].chksum = 0; /* checksume need to clear first */
3230 +            bd[j].chksum = (chksum ? msdc_dma_calcs((u8 *)(&bd[j]), 16) : 0);
3231 +            sg++;
3232 +        }
3233 +
3234 +        dma->used_gpd += 2;
3235 +        dma->used_bd += bdlen;
3236 +
3237 +        sdr_set_field(MSDC_DMA_CFG, MSDC_DMA_CFG_DECSEN, chksum);
3238 +        sdr_set_field(MSDC_DMA_CTRL, MSDC_DMA_CTRL_BRUSTSZ, dma->burstsz);
3239 +        sdr_set_field(MSDC_DMA_CTRL, MSDC_DMA_CTRL_MODE, 1);
3240 +
3241 +        sdr_write32(MSDC_DMA_SA, PHYSADDR((u32)dma->gpd_addr));
3242 +        break;
3243 +
3244 +    default:
3245 +        break;
3246 +    }
3247 +
3248 +    N_MSG(DMA, "DMA_CTRL = 0x%x", sdr_read32(MSDC_DMA_CTRL));
3249 +    N_MSG(DMA, "DMA_CFG  = 0x%x", sdr_read32(MSDC_DMA_CFG));
3250 +    N_MSG(DMA, "DMA_SA   = 0x%x", sdr_read32(MSDC_DMA_SA));
3251 +
3252 +    return 0;
3253 +}
3254 +
3255 +static void msdc_dma_setup(struct msdc_host *host, struct msdc_dma *dma,
3256 +    struct scatterlist *sg, unsigned int sglen)
3257 +{
3258 +    BUG_ON(sglen > MAX_BD_NUM); /* not support currently */
3259 +
3260 +    dma->sg = sg;
3261 +    dma->flags = DMA_FLAG_EN_CHKSUM;
3262 +    //dma->flags = DMA_FLAG_NONE; /* CHECKME */
3263 +    dma->sglen = sglen;
3264 +    dma->xfersz = host->xfer_size;
3265 +    dma->burstsz = MSDC_BRUST_64B;
3266 +
3267 +    if (sglen == 1 && sg_dma_len(sg) <= MAX_DMA_CNT)
3268 +        dma->mode = MSDC_MODE_DMA_BASIC;
3269 +    else
3270 +        dma->mode = MSDC_MODE_DMA_DESC;
3271 +
3272 +    N_MSG(DMA, "DMA mode<%d> sglen<%d> xfersz<%d>", dma->mode, dma->sglen, dma->xfersz);
3273 +
3274 +    msdc_dma_config(host, dma);
3275 +
3276 +    /*if (dma->mode == MSDC_MODE_DMA_DESC) {
3277 +        //msdc_dma_dump(host, dma);
3278 +    } */
3279 +}
3280 +
3281 +/* set block number before send command */
3282 +static void msdc_set_blknum(struct msdc_host *host, u32 blknum)
3283 +{
3284 +    u32 base = host->base;
3285 +
3286 +    sdr_write32(SDC_BLK_NUM, blknum);
3287 +}
3288 +
3289 +static int msdc_do_request(struct mmc_host*mmc, struct mmc_request*mrq)
3290 +{
3291 +    struct msdc_host *host = mmc_priv(mmc);
3292 +    struct mmc_command *cmd;
3293 +    struct mmc_data *data;
3294 +    u32 base = host->base;
3295 +    //u32 intsts = 0;
3296 +         unsigned int left=0;
3297 +    int dma = 0, read = 1, dir = DMA_FROM_DEVICE, send_type=0;
3298 +
3299 +    #define SND_DAT 0
3300 +    #define SND_CMD 1
3301 +
3302 +    BUG_ON(mmc == NULL);
3303 +    BUG_ON(mrq == NULL);
3304 +
3305 +    host->error = 0;
3306 +    atomic_set(&host->abort, 0);
3307 +
3308 +    cmd  = mrq->cmd;
3309 +    data = mrq->cmd->data;
3310 +
3311 +#if 0 /* --- by chhung */
3312 +    //if(host->id ==1){
3313 +    N_MSG(OPS, "enable clock!");
3314 +    msdc_ungate_clock(host->id);
3315 +               //}
3316 +#endif /* end of --- */
3317 +
3318 +    if (!data) {
3319 +        send_type=SND_CMD;
3320 +        if (msdc_do_command(host, cmd, 1, CMD_TIMEOUT) != 0) {
3321 +            goto done;
3322 +        }
3323 +    } else {
3324 +        BUG_ON(data->blksz > HOST_MAX_BLKSZ);
3325 +        send_type=SND_DAT;
3326 +
3327 +        data->error = 0;
3328 +        read = data->flags & MMC_DATA_READ ? 1 : 0;
3329 +        host->data = data;
3330 +        host->xfer_size = data->blocks * data->blksz;
3331 +        host->blksz = data->blksz;
3332 +
3333 +        /* deside the transfer mode */
3334 +        if (drv_mode[host->id] == MODE_PIO) {
3335 +            host->dma_xfer = dma = 0;
3336 +        } else if (drv_mode[host->id] == MODE_DMA) {
3337 +            host->dma_xfer = dma = 1;
3338 +        } else if (drv_mode[host->id] == MODE_SIZE_DEP) {
3339 +            host->dma_xfer = dma = ((host->xfer_size >= dma_size[host->id]) ? 1 : 0);
3340 +        }
3341 +
3342 +        if (read) {
3343 +            if ((host->timeout_ns != data->timeout_ns) ||
3344 +                (host->timeout_clks != data->timeout_clks)) {
3345 +                msdc_set_timeout(host, data->timeout_ns, data->timeout_clks);
3346 +            }
3347 +        }
3348 +
3349 +        msdc_set_blknum(host, data->blocks);
3350 +        //msdc_clr_fifo();  /* no need */
3351 +
3352 +        if (dma) {
3353 +            msdc_dma_on();  /* enable DMA mode first!! */
3354 +            init_completion(&host->xfer_done);
3355 +
3356 +            /* start the command first*/
3357 +            if (msdc_command_start(host, cmd, 1, CMD_TIMEOUT) != 0)
3358 +                goto done;
3359 +
3360 +            dir = read ? DMA_FROM_DEVICE : DMA_TO_DEVICE;
3361 +            (void)dma_map_sg(mmc_dev(mmc), data->sg, data->sg_len, dir);
3362 +            msdc_dma_setup(host, &host->dma, data->sg, data->sg_len);
3363 +
3364 +            /* then wait command done */
3365 +            if (msdc_command_resp(host, cmd, 1, CMD_TIMEOUT) != 0)
3366 +                goto done;
3367 +
3368 +            /* for read, the data coming too fast, then CRC error
3369 +               start DMA no business with CRC. */
3370 +            //init_completion(&host->xfer_done);
3371 +            msdc_dma_start(host);
3372 +
3373 +            spin_unlock(&host->lock);
3374 +            if(!wait_for_completion_timeout(&host->xfer_done, DAT_TIMEOUT)){
3375 +                ERR_MSG("XXX CMD<%d> wait xfer_done<%d> timeout!!", cmd->opcode, data->blocks * data->blksz);
3376 +                ERR_MSG("    DMA_SA   = 0x%x", sdr_read32(MSDC_DMA_SA));
3377 +                ERR_MSG("    DMA_CA   = 0x%x", sdr_read32(MSDC_DMA_CA));
3378 +                ERR_MSG("    DMA_CTRL = 0x%x", sdr_read32(MSDC_DMA_CTRL));
3379 +                ERR_MSG("    DMA_CFG  = 0x%x", sdr_read32(MSDC_DMA_CFG));
3380 +                data->error = (unsigned int)-ETIMEDOUT;
3381 +
3382 +                msdc_reset();
3383 +                msdc_clr_fifo();
3384 +                msdc_clr_int();
3385 +            }
3386 +            spin_lock(&host->lock);
3387 +            msdc_dma_stop(host);
3388 +        } else {
3389 +            /* Firstly: send command */
3390 +            if (msdc_do_command(host, cmd, 1, CMD_TIMEOUT) != 0) {
3391 +                goto done;
3392 +            }
3393 +
3394 +            /* Secondly: pio data phase */
3395 +            if (read) {
3396 +                if (msdc_pio_read(host, data)){
3397 +                    goto done;
3398 +                }
3399 +            } else {
3400 +                if (msdc_pio_write(host, data)) {
3401 +                    goto done;
3402 +                }
3403 +            }
3404 +
3405 +            /* For write case: make sure contents in fifo flushed to device */
3406 +            if (!read) {
3407 +                while (1) {
3408 +                    left=msdc_txfifocnt();
3409 +                    if (left == 0) {
3410 +                        break;
3411 +                    }
3412 +                    if (msdc_pio_abort(host, data, jiffies + DAT_TIMEOUT)) {
3413 +                        break;
3414 +                        /* Fix me: what about if data error, when stop ? how to? */
3415 +                    }
3416 +                }
3417 +            } else {
3418 +                /* Fix me: read case: need to check CRC error */
3419 +            }
3420 +
3421 +            /* For write case: SDCBUSY and Xfer_Comp will assert when DAT0 not busy.
3422 +               For read case : SDCBUSY and Xfer_Comp will assert when last byte read out from FIFO.
3423 +            */
3424 +
3425 +            /* try not to wait xfer_comp interrupt.
3426 +               the next command will check SDC_BUSY.
3427 +               SDC_BUSY means xfer_comp assert
3428 +            */
3429 +
3430 +        } // PIO mode
3431 +
3432 +        /* Last: stop transfer */
3433 +        if (data->stop){
3434 +            if (msdc_do_command(host, data->stop, 0, CMD_TIMEOUT) != 0) {
3435 +                goto done;
3436 +            }
3437 +        }
3438 +    }
3439 +
3440 +done:
3441 +    if (data != NULL) {
3442 +        host->data = NULL;
3443 +        host->dma_xfer = 0;
3444 +        if (dma != 0) {
3445 +            msdc_dma_off();
3446 +            host->dma.used_bd  = 0;
3447 +            host->dma.used_gpd = 0;
3448 +            dma_unmap_sg(mmc_dev(mmc), data->sg, data->sg_len, dir);
3449 +        }
3450 +        host->blksz = 0;
3451 +
3452 +#if 0 // don't stop twice!
3453 +        if(host->hw->flags & MSDC_REMOVABLE && data->error) {
3454 +            msdc_abort_data(host);
3455 +            /* reset in IRQ, stop command has issued. -> No need */
3456 +        }
3457 +#endif
3458 +
3459 +        N_MSG(OPS, "CMD<%d> data<%s %s> blksz<%d> block<%d> error<%d>",cmd->opcode, (dma? "dma":"pio"),
3460 +                (read ? "read ":"write") ,data->blksz, data->blocks, data->error);
3461 +    }
3462 +
3463 +#if 0 /* --- by chhung */
3464 +#if 1
3465 +    //if(host->id==1) {
3466 +    if(send_type==SND_CMD) {
3467 +        if(cmd->opcode == MMC_SEND_STATUS) {
3468 +            if((cmd->resp[0] & CARD_READY_FOR_DATA) ||(CARD_CURRENT_STATE(cmd->resp[0]) != 7)){
3469 +                N_MSG(OPS,"disable clock, CMD13 IDLE");
3470 +                msdc_gate_clock(host->id);
3471 +            }
3472 +        } else {
3473 +            N_MSG(OPS,"disable clock, CMD<%d>", cmd->opcode);
3474 +            msdc_gate_clock(host->id);
3475 +        }
3476 +    } else {
3477 +        if(read) {
3478 +                               N_MSG(OPS,"disable clock!!! Read CMD<%d>",cmd->opcode);
3479 +            msdc_gate_clock(host->id);
3480 +        }
3481 +    }
3482 +    //}
3483 +#else
3484 +    msdc_gate_clock(host->id);
3485 +#endif
3486 +#endif /* end of --- */
3487 +
3488 +    if (mrq->cmd->error) host->error = 0x001;
3489 +    if (mrq->data && mrq->data->error) host->error |= 0x010;
3490 +    if (mrq->stop && mrq->stop->error) host->error |= 0x100;
3491 +
3492 +    //if (host->error) ERR_MSG("host->error<%d>", host->error);
3493 +
3494 +    return host->error;
3495 +}
3496 +
3497 +static int msdc_app_cmd(struct mmc_host *mmc, struct msdc_host *host)
3498 +{
3499 +    struct mmc_command cmd;
3500 +    struct mmc_request mrq;
3501 +    u32 err;
3502 +
3503 +    memset(&cmd, 0, sizeof(struct mmc_command));
3504 +    cmd.opcode = MMC_APP_CMD;
3505 +#if 0   /* bug: we meet mmc->card is null when ACMD6 */
3506 +    cmd.arg = mmc->card->rca << 16;
3507 +#else
3508 +    cmd.arg = host->app_cmd_arg;
3509 +#endif
3510 +    cmd.flags = MMC_RSP_SPI_R1 | MMC_RSP_R1 | MMC_CMD_AC;
3511 +
3512 +    memset(&mrq, 0, sizeof(struct mmc_request));
3513 +    mrq.cmd = &cmd; cmd.mrq = &mrq;
3514 +    cmd.data = NULL;
3515 +
3516 +    err = msdc_do_command(host, &cmd, 0, CMD_TIMEOUT);
3517 +    return err;
3518 +}
3519 +
3520 +static int msdc_tune_cmdrsp(struct msdc_host*host, struct mmc_command *cmd)
3521 +{
3522 +    int result = -1;
3523 +    u32 base = host->base;
3524 +    u32 rsmpl, cur_rsmpl, orig_rsmpl;
3525 +    u32 rrdly, cur_rrdly = 0xffffffff, orig_rrdly;
3526 +    u32 skip = 1;
3527 +
3528 +    /* ==== don't support 3.0 now ====
3529 +           1: R_SMPL[1]
3530 +           2: PAD_CMD_RESP_RXDLY[26:22]
3531 +           ==========================*/
3532 +
3533 +    // save the previous tune result
3534 +    sdr_get_field(MSDC_IOCON,    MSDC_IOCON_RSPL,        orig_rsmpl);
3535 +    sdr_get_field(MSDC_PAD_TUNE, MSDC_PAD_TUNE_CMDRRDLY, orig_rrdly);
3536 +
3537 +    rrdly = 0;
3538 +    do {
3539 +        for (rsmpl = 0; rsmpl < 2; rsmpl++) {
3540 +            /* Lv1: R_SMPL[1] */
3541 +            cur_rsmpl = (orig_rsmpl + rsmpl) % 2;
3542 +            if (skip == 1) {
3543 +                skip = 0;
3544 +                continue;
3545 +            }
3546 +            sdr_set_field(MSDC_IOCON, MSDC_IOCON_RSPL, cur_rsmpl);
3547 +
3548 +            if (host->app_cmd) {
3549 +                result = msdc_app_cmd(host->mmc, host);
3550 +                if (result) {
3551 +                    ERR_MSG("TUNE_CMD app_cmd<%d> failed: RESP_RXDLY<%d>,R_SMPL<%d>",
3552 +                         host->mrq->cmd->opcode, cur_rrdly, cur_rsmpl);
3553 +                    continue;
3554 +                }
3555 +            }
3556 +            result = msdc_do_command(host, cmd, 0, CMD_TIMEOUT); // not tune.
3557 +            ERR_MSG("TUNE_CMD<%d> %s PAD_CMD_RESP_RXDLY[26:22]<%d> R_SMPL[1]<%d>", cmd->opcode,
3558 +                       (result == 0) ? "PASS" : "FAIL", cur_rrdly, cur_rsmpl);
3559 +
3560 +            if (result == 0) {
3561 +                return 0;
3562 +            }
3563 +            if (result != (unsigned int)(-EIO)) {
3564 +                ERR_MSG("TUNE_CMD<%d> Error<%d> not -EIO", cmd->opcode, result);
3565 +                return result;
3566 +            }
3567 +
3568 +            /* should be EIO */
3569 +            if (sdr_read32(SDC_CMD) & 0x1800) { /* check if has data phase */
3570 +                msdc_abort_data(host);
3571 +            }
3572 +        }
3573 +
3574 +        /* Lv2: PAD_CMD_RESP_RXDLY[26:22] */
3575 +        cur_rrdly = (orig_rrdly + rrdly + 1) % 32;
3576 +        sdr_set_field(MSDC_PAD_TUNE, MSDC_PAD_TUNE_CMDRRDLY, cur_rrdly);
3577 +    }while (++rrdly < 32);
3578 +
3579 +    return result;
3580 +}
3581 +
3582 +/* Support SD2.0 Only */
3583 +static int msdc_tune_bread(struct mmc_host *mmc, struct mmc_request *mrq)
3584 +{
3585 +    struct msdc_host *host = mmc_priv(mmc);
3586 +    u32 base = host->base;
3587 +    u32 ddr=0;
3588 +    u32 dcrc=0;
3589 +    u32 rxdly, cur_rxdly0, cur_rxdly1;
3590 +    u32 dsmpl, cur_dsmpl,  orig_dsmpl;
3591 +    u32 cur_dat0,  cur_dat1,  cur_dat2,  cur_dat3;
3592 +    u32 cur_dat4,  cur_dat5,  cur_dat6,  cur_dat7;
3593 +    u32 orig_dat0, orig_dat1, orig_dat2, orig_dat3;
3594 +    u32 orig_dat4, orig_dat5, orig_dat6, orig_dat7;
3595 +    int result = -1;
3596 +    u32 skip = 1;
3597 +
3598 +    sdr_get_field(MSDC_IOCON, MSDC_IOCON_DSPL, orig_dsmpl);
3599 +
3600 +    /* Tune Method 2. */
3601 +    sdr_set_field(MSDC_IOCON, MSDC_IOCON_DDLSEL, 1);
3602 +
3603 +    rxdly = 0;
3604 +    do {
3605 +        for (dsmpl = 0; dsmpl < 2; dsmpl++) {
3606 +            cur_dsmpl = (orig_dsmpl + dsmpl) % 2;
3607 +            if (skip == 1) {
3608 +                skip = 0;
3609 +                continue;
3610 +            }
3611 +            sdr_set_field(MSDC_IOCON, MSDC_IOCON_DSPL, cur_dsmpl);
3612 +
3613 +            if (host->app_cmd) {
3614 +                result = msdc_app_cmd(host->mmc, host);
3615 +                if (result) {
3616 +                    ERR_MSG("TUNE_BREAD app_cmd<%d> failed", host->mrq->cmd->opcode);
3617 +                    continue;
3618 +                }
3619 +            }
3620 +            result = msdc_do_request(mmc,mrq);
3621 +
3622 +            sdr_get_field(SDC_DCRC_STS, SDC_DCRC_STS_POS|SDC_DCRC_STS_NEG, dcrc); /* RO */
3623 +            if (!ddr) dcrc &= ~SDC_DCRC_STS_NEG;
3624 +            ERR_MSG("TUNE_BREAD<%s> dcrc<0x%x> DATRDDLY0/1<0x%x><0x%x> dsmpl<0x%x>",
3625 +                        (result == 0 && dcrc == 0) ? "PASS" : "FAIL", dcrc,
3626 +                        sdr_read32(MSDC_DAT_RDDLY0), sdr_read32(MSDC_DAT_RDDLY1), cur_dsmpl);
3627 +
3628 +            /* Fix me: result is 0, but dcrc is still exist */
3629 +            if (result == 0 && dcrc == 0) {
3630 +                goto done;
3631 +            } else {
3632 +                /* there is a case: command timeout, and data phase not processed */
3633 +                if (mrq->data->error != 0 && mrq->data->error != (unsigned int)(-EIO)) {
3634 +                    ERR_MSG("TUNE_READ: result<0x%x> cmd_error<%d> data_error<%d>",
3635 +                               result, mrq->cmd->error, mrq->data->error);
3636 +                    goto done;
3637 +                }
3638 +            }
3639 +        }
3640 +
3641 +        cur_rxdly0 = sdr_read32(MSDC_DAT_RDDLY0);
3642 +        cur_rxdly1 = sdr_read32(MSDC_DAT_RDDLY1);
3643 +
3644 +        /* E1 ECO. YD: Reverse */
3645 +        if (sdr_read32(MSDC_ECO_VER) >= 4) {
3646 +            orig_dat0 = (cur_rxdly0 >> 24) & 0x1F;
3647 +            orig_dat1 = (cur_rxdly0 >> 16) & 0x1F;
3648 +            orig_dat2 = (cur_rxdly0 >>  8) & 0x1F;
3649 +            orig_dat3 = (cur_rxdly0 >>  0) & 0x1F;
3650 +            orig_dat4 = (cur_rxdly1 >> 24) & 0x1F;
3651 +            orig_dat5 = (cur_rxdly1 >> 16) & 0x1F;
3652 +            orig_dat6 = (cur_rxdly1 >>  8) & 0x1F;
3653 +            orig_dat7 = (cur_rxdly1 >>  0) & 0x1F;
3654 +        } else {
3655 +            orig_dat0 = (cur_rxdly0 >>  0) & 0x1F;
3656 +            orig_dat1 = (cur_rxdly0 >>  8) & 0x1F;
3657 +            orig_dat2 = (cur_rxdly0 >> 16) & 0x1F;
3658 +            orig_dat3 = (cur_rxdly0 >> 24) & 0x1F;
3659 +            orig_dat4 = (cur_rxdly1 >>  0) & 0x1F;
3660 +            orig_dat5 = (cur_rxdly1 >>  8) & 0x1F;
3661 +            orig_dat6 = (cur_rxdly1 >> 16) & 0x1F;
3662 +            orig_dat7 = (cur_rxdly1 >> 24) & 0x1F;
3663 +        }
3664 +
3665 +        if (ddr) {
3666 +            cur_dat0 = (dcrc & (1 << 0) || dcrc & (1 << 8))  ? ((orig_dat0 + 1) % 32) : orig_dat0;
3667 +            cur_dat1 = (dcrc & (1 << 1) || dcrc & (1 << 9))  ? ((orig_dat1 + 1) % 32) : orig_dat1;
3668 +            cur_dat2 = (dcrc & (1 << 2) || dcrc & (1 << 10)) ? ((orig_dat2 + 1) % 32) : orig_dat2;
3669 +            cur_dat3 = (dcrc & (1 << 3) || dcrc & (1 << 11)) ? ((orig_dat3 + 1) % 32) : orig_dat3;
3670 +        } else {
3671 +            cur_dat0 = (dcrc & (1 << 0)) ? ((orig_dat0 + 1) % 32) : orig_dat0;
3672 +            cur_dat1 = (dcrc & (1 << 1)) ? ((orig_dat1 + 1) % 32) : orig_dat1;
3673 +            cur_dat2 = (dcrc & (1 << 2)) ? ((orig_dat2 + 1) % 32) : orig_dat2;
3674 +            cur_dat3 = (dcrc & (1 << 3)) ? ((orig_dat3 + 1) % 32) : orig_dat3;
3675 +        }
3676 +        cur_dat4 = (dcrc & (1 << 4)) ? ((orig_dat4 + 1) % 32) : orig_dat4;
3677 +        cur_dat5 = (dcrc & (1 << 5)) ? ((orig_dat5 + 1) % 32) : orig_dat5;
3678 +        cur_dat6 = (dcrc & (1 << 6)) ? ((orig_dat6 + 1) % 32) : orig_dat6;
3679 +        cur_dat7 = (dcrc & (1 << 7)) ? ((orig_dat7 + 1) % 32) : orig_dat7;
3680 +
3681 +        cur_rxdly0 = (cur_dat0 << 24) | (cur_dat1 << 16) | (cur_dat2 << 8) | (cur_dat3 << 0);
3682 +        cur_rxdly1 = (cur_dat4 << 24) | (cur_dat5 << 16) | (cur_dat6 << 8) | (cur_dat7 << 0);
3683 +
3684 +        sdr_write32(MSDC_DAT_RDDLY0, cur_rxdly0);
3685 +        sdr_write32(MSDC_DAT_RDDLY1, cur_rxdly1);
3686 +
3687 +    } while (++rxdly < 32);
3688 +
3689 +done:
3690 +    return result;
3691 +}
3692 +
3693 +static int msdc_tune_bwrite(struct mmc_host *mmc,struct mmc_request *mrq)
3694 +{
3695 +         struct msdc_host *host = mmc_priv(mmc);
3696 +    u32 base = host->base;
3697 +
3698 +    u32 wrrdly, cur_wrrdly = 0xffffffff, orig_wrrdly;
3699 +    u32 dsmpl,  cur_dsmpl,  orig_dsmpl;
3700 +    u32 rxdly,  cur_rxdly0;
3701 +    u32 orig_dat0, orig_dat1, orig_dat2, orig_dat3;
3702 +    u32 cur_dat0,  cur_dat1,  cur_dat2,  cur_dat3;
3703 +    int result = -1;
3704 +    u32 skip = 1;
3705 +
3706 +    // MSDC_IOCON_DDR50CKD need to check. [Fix me]
3707 +
3708 +    sdr_get_field(MSDC_PAD_TUNE, MSDC_PAD_TUNE_DATWRDLY, orig_wrrdly);
3709 +    sdr_get_field(MSDC_IOCON,    MSDC_IOCON_DSPL,        orig_dsmpl );
3710 +
3711 +    /* Tune Method 2. just DAT0 */
3712 +    sdr_set_field(MSDC_IOCON, MSDC_IOCON_DDLSEL, 1);
3713 +    cur_rxdly0 = sdr_read32(MSDC_DAT_RDDLY0);
3714 +
3715 +    /* E1 ECO. YD: Reverse */
3716 +    if (sdr_read32(MSDC_ECO_VER) >= 4) {
3717 +        orig_dat0 = (cur_rxdly0 >> 24) & 0x1F;
3718 +        orig_dat1 = (cur_rxdly0 >> 16) & 0x1F;
3719 +        orig_dat2 = (cur_rxdly0 >>  8) & 0x1F;
3720 +        orig_dat3 = (cur_rxdly0 >>  0) & 0x1F;
3721 +    } else {
3722 +        orig_dat0 = (cur_rxdly0 >>  0) & 0x1F;
3723 +        orig_dat1 = (cur_rxdly0 >>  8) & 0x1F;
3724 +        orig_dat2 = (cur_rxdly0 >> 16) & 0x1F;
3725 +        orig_dat3 = (cur_rxdly0 >> 24) & 0x1F;
3726 +    }
3727 +
3728 +    rxdly = 0;
3729 +    do {
3730 +        wrrdly = 0;
3731 +        do {
3732 +            for (dsmpl = 0; dsmpl < 2; dsmpl++) {
3733 +                cur_dsmpl = (orig_dsmpl + dsmpl) % 2;
3734 +                if (skip == 1) {
3735 +                    skip = 0;
3736 +                    continue;
3737 +                }
3738 +                sdr_set_field(MSDC_IOCON, MSDC_IOCON_DSPL, cur_dsmpl);
3739 +
3740 +                if (host->app_cmd) {
3741 +                    result = msdc_app_cmd(host->mmc, host);
3742 +                    if (result) {
3743 +                        ERR_MSG("TUNE_BWRITE app_cmd<%d> failed", host->mrq->cmd->opcode);
3744 +                        continue;
3745 +                    }
3746 +                }
3747 +                result = msdc_do_request(mmc,mrq);
3748 +
3749 +                ERR_MSG("TUNE_BWRITE<%s> DSPL<%d> DATWRDLY<%d> MSDC_DAT_RDDLY0<0x%x>",
3750 +                          result == 0 ? "PASS" : "FAIL",
3751 +                          cur_dsmpl, cur_wrrdly, cur_rxdly0);
3752 +
3753 +                if (result == 0) {
3754 +                    goto done;
3755 +                }
3756 +                else {
3757 +                    /* there is a case: command timeout, and data phase not processed */
3758 +                    if (mrq->data->error != (unsigned int)(-EIO)) {
3759 +                        ERR_MSG("TUNE_READ: result<0x%x> cmd_error<%d> data_error<%d>",
3760 +                                   result, mrq->cmd->error, mrq->data->error);
3761 +                        goto done;
3762 +                    }
3763 +                }
3764 +            }
3765 +            cur_wrrdly = (orig_wrrdly + wrrdly + 1) % 32;
3766 +            sdr_set_field(MSDC_PAD_TUNE, MSDC_PAD_TUNE_DATWRDLY, cur_wrrdly);
3767 +        } while (++wrrdly < 32);
3768 +
3769 +        cur_dat0 = (orig_dat0 + rxdly) % 32; /* only adjust bit-1 for crc */
3770 +        cur_dat1 = orig_dat1;
3771 +        cur_dat2 = orig_dat2;
3772 +        cur_dat3 = orig_dat3;
3773 +
3774 +        cur_rxdly0 = (cur_dat0 << 24) | (cur_dat1 << 16) | (cur_dat2 << 8) | (cur_dat3 << 0);
3775 +        sdr_write32(MSDC_DAT_RDDLY0, cur_rxdly0);
3776 +    } while (++rxdly < 32);
3777 +
3778 +done:
3779 +    return result;
3780 +}
3781 +
3782 +static int msdc_get_card_status(struct mmc_host *mmc, struct msdc_host *host, u32 *status)
3783 +{
3784 +    struct mmc_command cmd;
3785 +    struct mmc_request mrq;
3786 +    u32 err;
3787 +
3788 +    memset(&cmd, 0, sizeof(struct mmc_command));
3789 +    cmd.opcode = MMC_SEND_STATUS;
3790 +    if (mmc->card) {
3791 +        cmd.arg = mmc->card->rca << 16;
3792 +    } else {
3793 +        ERR_MSG("cmd13 mmc card is null");
3794 +        cmd.arg = host->app_cmd_arg;
3795 +    }
3796 +    cmd.flags = MMC_RSP_SPI_R2 | MMC_RSP_R1 | MMC_CMD_AC;
3797 +
3798 +    memset(&mrq, 0, sizeof(struct mmc_request));
3799 +    mrq.cmd = &cmd; cmd.mrq = &mrq;
3800 +    cmd.data = NULL;
3801 +
3802 +    err = msdc_do_command(host, &cmd, 1, CMD_TIMEOUT);
3803 +
3804 +    if (status) {
3805 +        *status = cmd.resp[0];
3806 +    }
3807 +
3808 +    return err;
3809 +}
3810 +
3811 +static int msdc_check_busy(struct mmc_host *mmc, struct msdc_host *host)
3812 +{
3813 +    u32 err = 0;
3814 +    u32 status = 0;
3815 +
3816 +    do {
3817 +        err = msdc_get_card_status(mmc, host, &status);
3818 +        if (err) return err;
3819 +        /* need cmd12? */
3820 +        ERR_MSG("cmd<13> resp<0x%x>", status);
3821 +    } while (R1_CURRENT_STATE(status) == 7);
3822 +
3823 +    return err;
3824 +}
3825 +
3826 +/* failed when msdc_do_request */
3827 +static int msdc_tune_request(struct mmc_host *mmc, struct mmc_request *mrq)
3828 +{
3829 +    struct msdc_host *host = mmc_priv(mmc);
3830 +    struct mmc_command *cmd;
3831 +    struct mmc_data *data;
3832 +    //u32 base = host->base;
3833 +         int ret=0, read;
3834 +
3835 +    cmd  = mrq->cmd;
3836 +    data = mrq->cmd->data;
3837 +
3838 +    read = data->flags & MMC_DATA_READ ? 1 : 0;
3839 +
3840 +    if (read) {
3841 +        if (data->error == (unsigned int)(-EIO)) {
3842 +            ret = msdc_tune_bread(mmc,mrq);
3843 +        }
3844 +    } else {
3845 +        ret = msdc_check_busy(mmc, host);
3846 +        if (ret){
3847 +            ERR_MSG("XXX cmd13 wait program done failed");
3848 +            return ret;
3849 +        }
3850 +        /* CRC and TO */
3851 +        /* Fix me: don't care card status? */
3852 +        ret = msdc_tune_bwrite(mmc,mrq);
3853 +    }
3854 +
3855 +    return ret;
3856 +}
3857 +
3858 +/* ops.request */
3859 +static void msdc_ops_request(struct mmc_host *mmc,struct mmc_request *mrq)
3860 +{
3861 +    struct msdc_host *host = mmc_priv(mmc);
3862 +
3863 +    //=== for sdio profile ===
3864 +#if 0 /* --- by chhung */
3865 +    u32 old_H32, old_L32, new_H32, new_L32;
3866 +    u32 ticks = 0, opcode = 0, sizes = 0, bRx = 0;
3867 +#endif /* end of --- */
3868 +
3869 +    if(host->mrq){
3870 +        ERR_MSG("XXX host->mrq<0x%.8x>", (int)host->mrq);
3871 +        BUG();
3872 +    }
3873 +
3874 +    if (!is_card_present(host) || host->power_mode == MMC_POWER_OFF) {
3875 +        ERR_MSG("cmd<%d> card<%d> power<%d>", mrq->cmd->opcode, is_card_present(host), host->power_mode);
3876 +        mrq->cmd->error = (unsigned int)-ENOMEDIUM;
3877 +
3878 +#if 1
3879 +        mrq->done(mrq);         // call done directly.
3880 +#else
3881 +        mrq->cmd->retries = 0;  // please don't retry.
3882 +        mmc_request_done(mmc, mrq);
3883 +#endif
3884 +
3885 +        return;
3886 +    }
3887 +
3888 +    /* start to process */
3889 +    spin_lock(&host->lock);
3890 +#if 0 /* --- by chhung */
3891 +    if (sdio_pro_enable) {  //=== for sdio profile ===
3892 +        if (mrq->cmd->opcode == 52 || mrq->cmd->opcode == 53) {
3893 +            GPT_GetCounter64(&old_L32, &old_H32);
3894 +        }
3895 +    }
3896 +#endif /* end of --- */
3897 +
3898 +    host->mrq = mrq;
3899 +
3900 +    if (msdc_do_request(mmc,mrq)) {
3901 +        if(host->hw->flags & MSDC_REMOVABLE && mrq->data && mrq->data->error) {
3902 +            msdc_tune_request(mmc,mrq);
3903 +        }
3904 +    }
3905 +
3906 +    /* ==== when request done, check if app_cmd ==== */
3907 +    if (mrq->cmd->opcode == MMC_APP_CMD) {
3908 +        host->app_cmd = 1;
3909 +        host->app_cmd_arg = mrq->cmd->arg;  /* save the RCA */
3910 +    } else {
3911 +        host->app_cmd = 0;
3912 +        //host->app_cmd_arg = 0;
3913 +    }
3914 +
3915 +    host->mrq = NULL;
3916 +
3917 +#if 0 /* --- by chhung */
3918 +    //=== for sdio profile ===
3919 +    if (sdio_pro_enable) {
3920 +        if (mrq->cmd->opcode == 52 || mrq->cmd->opcode == 53) {
3921 +            GPT_GetCounter64(&new_L32, &new_H32);
3922 +            ticks = msdc_time_calc(old_L32, old_H32, new_L32, new_H32);
3923 +
3924 +            opcode = mrq->cmd->opcode;
3925 +            if (mrq->cmd->data) {
3926 +                sizes = mrq->cmd->data->blocks * mrq->cmd->data->blksz;
3927 +                bRx = mrq->cmd->data->flags & MMC_DATA_READ ? 1 : 0 ;
3928 +            } else {
3929 +                bRx = mrq->cmd->arg    & 0x80000000 ? 1 : 0;
3930 +            }
3931 +
3932 +            if (!mrq->cmd->error) {
3933 +                msdc_performance(opcode, sizes, bRx, ticks);
3934 +            }
3935 +        }
3936 +    }
3937 +#endif /* end of --- */
3938 +    spin_unlock(&host->lock);
3939 +
3940 +    mmc_request_done(mmc, mrq);
3941 +
3942 +   return;
3943 +}
3944 +
3945 +/* called by ops.set_ios */
3946 +static void msdc_set_buswidth(struct msdc_host *host, u32 width)
3947 +{
3948 +    u32 base = host->base;
3949 +    u32 val = sdr_read32(SDC_CFG);
3950 +
3951 +    val &= ~SDC_CFG_BUSWIDTH;
3952 +
3953 +    switch (width) {
3954 +    default:
3955 +    case MMC_BUS_WIDTH_1:
3956 +        width = 1;
3957 +        val |= (MSDC_BUS_1BITS << 16);
3958 +        break;
3959 +    case MMC_BUS_WIDTH_4:
3960 +        val |= (MSDC_BUS_4BITS << 16);
3961 +        break;
3962 +    case MMC_BUS_WIDTH_8:
3963 +        val |= (MSDC_BUS_8BITS << 16);
3964 +        break;
3965 +    }
3966 +
3967 +    sdr_write32(SDC_CFG, val);
3968 +
3969 +    N_MSG(CFG, "Bus Width = %d", width);
3970 +}
3971 +
3972 +/* ops.set_ios */
3973 +static void msdc_ops_set_ios(struct mmc_host *mmc, struct mmc_ios *ios)
3974 +{
3975 +    struct msdc_host *host = mmc_priv(mmc);
3976 +    struct msdc_hw *hw=host->hw;
3977 +    u32 base = host->base;
3978 +    u32 ddr = 0;
3979 +
3980 +#ifdef MT6575_SD_DEBUG
3981 +    static char *vdd[] = {
3982 +        "1.50v", "1.55v", "1.60v", "1.65v", "1.70v", "1.80v", "1.90v",
3983 +        "2.00v", "2.10v", "2.20v", "2.30v", "2.40v", "2.50v", "2.60v",
3984 +        "2.70v", "2.80v", "2.90v", "3.00v", "3.10v", "3.20v", "3.30v",
3985 +        "3.40v", "3.50v", "3.60v"
3986 +    };
3987 +    static char *power_mode[] = {
3988 +        "OFF", "UP", "ON"
3989 +    };
3990 +    static char *bus_mode[] = {
3991 +        "UNKNOWN", "OPENDRAIN", "PUSHPULL"
3992 +    };
3993 +    static char *timing[] = {
3994 +        "LEGACY", "MMC_HS", "SD_HS"
3995 +    };
3996 +
3997 +    printk("SET_IOS: CLK(%dkHz), BUS(%s), BW(%u), PWR(%s), VDD(%s), TIMING(%s)",
3998 +        ios->clock / 1000, bus_mode[ios->bus_mode],
3999 +        (ios->bus_width == MMC_BUS_WIDTH_4) ? 4 : 1,
4000 +        power_mode[ios->power_mode], vdd[ios->vdd], timing[ios->timing]);
4001 +#endif
4002 +
4003 +    msdc_set_buswidth(host, ios->bus_width);
4004 +
4005 +    /* Power control ??? */
4006 +    switch (ios->power_mode) {
4007 +    case MMC_POWER_OFF:
4008 +    case MMC_POWER_UP:
4009 +    // msdc_set_power_mode(host, ios->power_mode); /* --- by chhung */
4010 +        break;
4011 +    case MMC_POWER_ON:
4012 +        host->power_mode = MMC_POWER_ON;
4013 +        break;
4014 +    default:
4015 +        break;
4016 +    }
4017 +
4018 +    /* Clock control */
4019 +    if (host->mclk != ios->clock) {
4020 +        if(ios->clock > 25000000) {
4021 +            //if (!(host->hw->flags & MSDC_REMOVABLE)) {
4022 +            INIT_MSG("SD data latch edge<%d>", hw->data_edge);
4023 +            sdr_set_field(MSDC_IOCON, MSDC_IOCON_RSPL, hw->cmd_edge);
4024 +            sdr_set_field(MSDC_IOCON, MSDC_IOCON_DSPL, hw->data_edge);
4025 +            //} /* for tuning debug */
4026 +        } else { /* default value */
4027 +            sdr_write32(MSDC_IOCON,      0x00000000);
4028 +            // sdr_write32(MSDC_DAT_RDDLY0, 0x00000000);
4029 +            sdr_write32(MSDC_DAT_RDDLY0, 0x10101010);          // for MT7620 E2 and afterward
4030 +            sdr_write32(MSDC_DAT_RDDLY1, 0x00000000);
4031 +            // sdr_write32(MSDC_PAD_TUNE,   0x00000000);
4032 +            sdr_write32(MSDC_PAD_TUNE,   0x84101010);          // for MT7620 E2 and afterward
4033 +        }
4034 +        msdc_set_mclk(host, ddr, ios->clock);
4035 +    }
4036 +}
4037 +
4038 +/* ops.get_ro */
4039 +static int msdc_ops_get_ro(struct mmc_host *mmc)
4040 +{
4041 +    struct msdc_host *host = mmc_priv(mmc);
4042 +    u32 base = host->base;
4043 +    unsigned long flags;
4044 +    int ro = 0;
4045 +
4046 +    if (host->hw->flags & MSDC_WP_PIN_EN) { /* set for card */
4047 +        spin_lock_irqsave(&host->lock, flags);
4048 +        ro = (sdr_read32(MSDC_PS) >> 31);
4049 +        spin_unlock_irqrestore(&host->lock, flags);
4050 +    }
4051 +    return ro;
4052 +}
4053 +
4054 +/* ops.get_cd */
4055 +static int msdc_ops_get_cd(struct mmc_host *mmc)
4056 +{
4057 +    struct msdc_host *host = mmc_priv(mmc);
4058 +    u32 base = host->base;
4059 +    unsigned long flags;
4060 +    int present = 1;
4061 +
4062 +    /* for sdio, MSDC_REMOVABLE not set, always return 1 */
4063 +    if (!(host->hw->flags & MSDC_REMOVABLE)) {
4064 +        /* For sdio, read H/W always get<1>, but may timeout some times */
4065 +#if 1
4066 +        host->card_inserted = 1;
4067 +        return 1;
4068 +#else
4069 +        host->card_inserted = (host->pm_state.event == PM_EVENT_USER_RESUME) ? 1 : 0;
4070 +        INIT_MSG("sdio ops_get_cd<%d>", host->card_inserted);
4071 +        return host->card_inserted;
4072 +#endif
4073 +    }
4074 +
4075 +    /* MSDC_CD_PIN_EN set for card */
4076 +    if (host->hw->flags & MSDC_CD_PIN_EN) {
4077 +        spin_lock_irqsave(&host->lock, flags);
4078 +#if 0
4079 +        present = host->card_inserted;  /* why not read from H/W: Fix me*/
4080 +#else
4081 +        present = (sdr_read32(MSDC_PS) & MSDC_PS_CDSTS) ? 0 : 1;
4082 +        host->card_inserted = present;
4083 +#endif
4084 +        spin_unlock_irqrestore(&host->lock, flags);
4085 +    } else {
4086 +        present = 0; /* TODO? Check DAT3 pins for card detection */
4087 +    }
4088 +
4089 +    INIT_MSG("ops_get_cd return<%d>", present);
4090 +    return present;
4091 +}
4092 +
4093 +/* ops.enable_sdio_irq */
4094 +static void msdc_ops_enable_sdio_irq(struct mmc_host *mmc, int enable)
4095 +{
4096 +    struct msdc_host *host = mmc_priv(mmc);
4097 +    struct msdc_hw *hw = host->hw;
4098 +    u32 base = host->base;
4099 +    u32 tmp;
4100 +
4101 +    if (hw->flags & MSDC_EXT_SDIO_IRQ) { /* yes for sdio */
4102 +        if (enable) {
4103 +            hw->enable_sdio_eirq();  /* combo_sdio_enable_eirq */
4104 +        } else {
4105 +            hw->disable_sdio_eirq(); /* combo_sdio_disable_eirq */
4106 +        }
4107 +    } else {
4108 +         ERR_MSG("XXX ");  /* so never enter here */
4109 +        tmp = sdr_read32(SDC_CFG);
4110 +        /* FIXME. Need to interrupt gap detection */
4111 +        if (enable) {
4112 +            tmp |= (SDC_CFG_SDIOIDE | SDC_CFG_SDIOINTWKUP);
4113 +        } else {
4114 +            tmp &= ~(SDC_CFG_SDIOIDE | SDC_CFG_SDIOINTWKUP);
4115 +        }
4116 +        sdr_write32(SDC_CFG, tmp);
4117 +    }
4118 +}
4119 +
4120 +static struct mmc_host_ops mt_msdc_ops = {
4121 +    .request         = msdc_ops_request,
4122 +    .set_ios         = msdc_ops_set_ios,
4123 +    .get_ro          = msdc_ops_get_ro,
4124 +    .get_cd          = msdc_ops_get_cd,
4125 +    .enable_sdio_irq = msdc_ops_enable_sdio_irq,
4126 +};
4127 +
4128 +/*--------------------------------------------------------------------------*/
4129 +/* interrupt handler                                                    */
4130 +/*--------------------------------------------------------------------------*/
4131 +static irqreturn_t msdc_irq(int irq, void *dev_id)
4132 +{
4133 +    struct msdc_host  *host = (struct msdc_host *)dev_id;
4134 +    struct mmc_data   *data = host->data;
4135 +    struct mmc_command *cmd = host->cmd;
4136 +    u32 base = host->base;
4137 +
4138 +    u32 cmdsts = MSDC_INT_RSPCRCERR  | MSDC_INT_CMDTMO  | MSDC_INT_CMDRDY  |
4139 +                 MSDC_INT_ACMDCRCERR | MSDC_INT_ACMDTMO | MSDC_INT_ACMDRDY |
4140 +                 MSDC_INT_ACMD19_DONE;
4141 +    u32 datsts = MSDC_INT_DATCRCERR  |MSDC_INT_DATTMO;
4142 +
4143 +    u32 intsts = sdr_read32(MSDC_INT);
4144 +    u32 inten  = sdr_read32(MSDC_INTEN); inten &= intsts;
4145 +
4146 +    sdr_write32(MSDC_INT, intsts);  /* clear interrupts */
4147 +    /* MSG will cause fatal error */
4148 +
4149 +    /* card change interrupt */
4150 +    if (intsts & MSDC_INT_CDSC){
4151 +#if defined CONFIG_MTK_MMC_CD_POLL
4152 +       return IRQ_HANDLED;
4153 +#endif
4154 +        IRQ_MSG("MSDC_INT_CDSC irq<0x%.8x>", intsts);
4155 +#if 0 /* ---/+++ by chhung: fix slot mechanical bounce issue */
4156 +        tasklet_hi_schedule(&host->card_tasklet);
4157 +#else
4158 +       schedule_delayed_work(&host->card_delaywork, HZ);
4159 +#endif
4160 +        /* tuning when plug card ? */
4161 +    }
4162 +
4163 +    /* sdio interrupt */
4164 +    if (intsts & MSDC_INT_SDIOIRQ){
4165 +        IRQ_MSG("XXX MSDC_INT_SDIOIRQ");  /* seems not sdio irq */
4166 +        //mmc_signal_sdio_irq(host->mmc);
4167 +    }
4168 +
4169 +    /* transfer complete interrupt */
4170 +    if (data != NULL) {
4171 +        if (inten & MSDC_INT_XFER_COMPL) {
4172 +            data->bytes_xfered = host->dma.xfersz;
4173 +            complete(&host->xfer_done);
4174 +        }
4175 +
4176 +        if (intsts & datsts) {
4177 +            /* do basic reset, or stop command will sdc_busy */
4178 +            msdc_reset();
4179 +            msdc_clr_fifo();
4180 +            msdc_clr_int();
4181 +            atomic_set(&host->abort, 1);  /* For PIO mode exit */
4182 +
4183 +            if (intsts & MSDC_INT_DATTMO){
4184 +                       IRQ_MSG("XXX CMD<%d> MSDC_INT_DATTMO", host->mrq->cmd->opcode);
4185 +                       data->error = (unsigned int)-ETIMEDOUT;
4186 +            }
4187 +            else if (intsts & MSDC_INT_DATCRCERR){
4188 +                IRQ_MSG("XXX CMD<%d> MSDC_INT_DATCRCERR, SDC_DCRC_STS<0x%x>", host->mrq->cmd->opcode, sdr_read32(SDC_DCRC_STS));
4189 +                data->error = (unsigned int)-EIO;
4190 +            }
4191 +
4192 +            //if(sdr_read32(MSDC_INTEN) & MSDC_INT_XFER_COMPL) {
4193 +            if (host->dma_xfer) {
4194 +                complete(&host->xfer_done); /* Read CRC come fast, XFER_COMPL not enabled */
4195 +            } /* PIO mode can't do complete, because not init */
4196 +        }
4197 +    }
4198 +
4199 +    /* command interrupts */
4200 +    if ((cmd != NULL) && (intsts & cmdsts)) {
4201 +        if ((intsts & MSDC_INT_CMDRDY) || (intsts & MSDC_INT_ACMDRDY) ||
4202 +            (intsts & MSDC_INT_ACMD19_DONE)) {
4203 +            u32 *rsp = &cmd->resp[0];
4204 +
4205 +            switch (host->cmd_rsp) {
4206 +            case RESP_NONE:
4207 +                break;
4208 +            case RESP_R2:
4209 +                *rsp++ = sdr_read32(SDC_RESP3); *rsp++ = sdr_read32(SDC_RESP2);
4210 +                *rsp++ = sdr_read32(SDC_RESP1); *rsp++ = sdr_read32(SDC_RESP0);
4211 +                break;
4212 +            default: /* Response types 1, 3, 4, 5, 6, 7(1b) */
4213 +                if ((intsts & MSDC_INT_ACMDRDY) || (intsts & MSDC_INT_ACMD19_DONE)) {
4214 +                    *rsp = sdr_read32(SDC_ACMD_RESP);
4215 +                } else {
4216 +                    *rsp = sdr_read32(SDC_RESP0);
4217 +                }
4218 +                break;
4219 +            }
4220 +        } else if ((intsts & MSDC_INT_RSPCRCERR) || (intsts & MSDC_INT_ACMDCRCERR)) {
4221 +            if(intsts & MSDC_INT_ACMDCRCERR){
4222 +                IRQ_MSG("XXX CMD<%d> MSDC_INT_ACMDCRCERR",cmd->opcode);
4223 +            }
4224 +            else {
4225 +                IRQ_MSG("XXX CMD<%d> MSDC_INT_RSPCRCERR",cmd->opcode);
4226 +            }
4227 +            cmd->error = (unsigned int)-EIO;
4228 +        } else if ((intsts & MSDC_INT_CMDTMO) || (intsts & MSDC_INT_ACMDTMO)) {
4229 +            if(intsts & MSDC_INT_ACMDTMO){
4230 +                IRQ_MSG("XXX CMD<%d> MSDC_INT_ACMDTMO",cmd->opcode);
4231 +            }
4232 +            else {
4233 +                IRQ_MSG("XXX CMD<%d> MSDC_INT_CMDTMO",cmd->opcode);
4234 +            }
4235 +            cmd->error = (unsigned int)-ETIMEDOUT;
4236 +            msdc_reset();
4237 +            msdc_clr_fifo();
4238 +            msdc_clr_int();
4239 +        }
4240 +        complete(&host->cmd_done);
4241 +    }
4242 +
4243 +    /* mmc irq interrupts */
4244 +    if (intsts & MSDC_INT_MMCIRQ) {
4245 +        printk(KERN_INFO "msdc[%d] MMCIRQ: SDC_CSTS=0x%.8x\r\n", host->id, sdr_read32(SDC_CSTS));
4246 +    }
4247 +
4248 +#ifdef MT6575_SD_DEBUG
4249 +    {
4250 +        msdc_int_reg *int_reg = (msdc_int_reg*)&intsts;
4251 +        N_MSG(INT, "IRQ_EVT(0x%x): MMCIRQ(%d) CDSC(%d), ACRDY(%d), ACTMO(%d), ACCRE(%d) AC19DN(%d)",
4252 +            intsts,
4253 +            int_reg->mmcirq,
4254 +            int_reg->cdsc,
4255 +            int_reg->atocmdrdy,
4256 +            int_reg->atocmdtmo,
4257 +            int_reg->atocmdcrc,
4258 +            int_reg->atocmd19done);
4259 +        N_MSG(INT, "IRQ_EVT(0x%x): SDIO(%d) CMDRDY(%d), CMDTMO(%d), RSPCRC(%d), CSTA(%d)",
4260 +            intsts,
4261 +            int_reg->sdioirq,
4262 +            int_reg->cmdrdy,
4263 +            int_reg->cmdtmo,
4264 +            int_reg->rspcrc,
4265 +            int_reg->csta);
4266 +        N_MSG(INT, "IRQ_EVT(0x%x): XFCMP(%d) DXDONE(%d), DATTMO(%d), DATCRC(%d), DMAEMP(%d)",
4267 +            intsts,
4268 +            int_reg->xfercomp,
4269 +            int_reg->dxferdone,
4270 +            int_reg->dattmo,
4271 +            int_reg->datcrc,
4272 +            int_reg->dmaqempty);
4273 +
4274 +    }
4275 +#endif
4276 +
4277 +    return IRQ_HANDLED;
4278 +}
4279 +
4280 +/*--------------------------------------------------------------------------*/
4281 +/* platform_driver members                                                      */
4282 +/*--------------------------------------------------------------------------*/
4283 +/* called by msdc_drv_probe/remove */
4284 +static void msdc_enable_cd_irq(struct msdc_host *host, int enable)
4285 +{
4286 +       struct msdc_hw *hw = host->hw;
4287 +       u32 base = host->base;
4288 +
4289 +       /* for sdio, not set */
4290 +       if ((hw->flags & MSDC_CD_PIN_EN) == 0) {
4291 +               /* Pull down card detection pin since it is not avaiable */
4292 +               /*
4293 +                  if (hw->config_gpio_pin)
4294 +                  hw->config_gpio_pin(MSDC_CD_PIN, GPIO_PULL_DOWN);
4295 +                  */
4296 +               sdr_clr_bits(MSDC_PS, MSDC_PS_CDEN);
4297 +               sdr_clr_bits(MSDC_INTEN, MSDC_INTEN_CDSC);
4298 +               sdr_clr_bits(SDC_CFG, SDC_CFG_INSWKUP);
4299 +               return;
4300 +       }
4301 +
4302 +       N_MSG(CFG, "CD IRQ Eanable(%d)", enable);
4303 +
4304 +       if (enable) {
4305 +           if (hw->enable_cd_eirq) { /* not set, never enter */
4306 +                   hw->enable_cd_eirq();
4307 +           } else {
4308 +                   /* card detection circuit relies on the core power so that the core power
4309 +                    * shouldn't be turned off. Here adds a reference count to keep
4310 +                    * the core power alive.
4311 +                    */
4312 +                   //msdc_vcore_on(host); //did in msdc_init_hw()
4313 +
4314 +                   if (hw->config_gpio_pin) /* NULL */
4315 +                           hw->config_gpio_pin(MSDC_CD_PIN, GPIO_PULL_UP);
4316 +
4317 +                   sdr_set_field(MSDC_PS, MSDC_PS_CDDEBOUNCE, DEFAULT_DEBOUNCE);
4318 +                   sdr_set_bits(MSDC_PS, MSDC_PS_CDEN);
4319 +                   sdr_set_bits(MSDC_INTEN, MSDC_INTEN_CDSC);
4320 +                   sdr_set_bits(SDC_CFG, SDC_CFG_INSWKUP);  /* not in document! Fix me */
4321 +           }
4322 +    } else {
4323 +           if (hw->disable_cd_eirq) {
4324 +                   hw->disable_cd_eirq();
4325 +           } else {
4326 +                   if (hw->config_gpio_pin) /* NULL */
4327 +                           hw->config_gpio_pin(MSDC_CD_PIN, GPIO_PULL_DOWN);
4328 +
4329 +                   sdr_clr_bits(SDC_CFG, SDC_CFG_INSWKUP);
4330 +                   sdr_clr_bits(MSDC_PS, MSDC_PS_CDEN);
4331 +                   sdr_clr_bits(MSDC_INTEN, MSDC_INTEN_CDSC);
4332 +
4333 +                   /* Here decreases a reference count to core power since card
4334 +                    * detection circuit is shutdown.
4335 +                    */
4336 +                   //msdc_vcore_off(host);
4337 +           }
4338 +    }
4339 +}
4340 +
4341 +/* called by msdc_drv_probe */
4342 +static void msdc_init_hw(struct msdc_host *host)
4343 +{
4344 +    u32 base = host->base;
4345 +    struct msdc_hw *hw = host->hw;
4346 +
4347 +#ifdef MT6575_SD_DEBUG
4348 +    msdc_reg[host->id] = (struct msdc_regs *)host->base;
4349 +#endif
4350 +
4351 +    /* Power on */
4352 +#if 0 /* --- by chhung */
4353 +    msdc_vcore_on(host);
4354 +    msdc_pin_reset(host, MSDC_PIN_PULL_UP);
4355 +    msdc_select_clksrc(host, hw->clk_src);
4356 +    enable_clock(PERI_MSDC0_PDN + host->id, "SD");
4357 +    msdc_vdd_on(host);
4358 +#endif /* end of --- */
4359 +    /* Configure to MMC/SD mode */
4360 +    sdr_set_field(MSDC_CFG, MSDC_CFG_MODE, MSDC_SDMMC);
4361 +
4362 +    /* Reset */
4363 +    msdc_reset();
4364 +    msdc_clr_fifo();
4365 +
4366 +    /* Disable card detection */
4367 +    sdr_clr_bits(MSDC_PS, MSDC_PS_CDEN);
4368 +
4369 +    /* Disable and clear all interrupts */
4370 +    sdr_clr_bits(MSDC_INTEN, sdr_read32(MSDC_INTEN));
4371 +    sdr_write32(MSDC_INT, sdr_read32(MSDC_INT));
4372 +
4373 +#if 1
4374 +       /* reset tuning parameter */
4375 +    sdr_write32(MSDC_PAD_CTL0,   0x00090000);
4376 +    sdr_write32(MSDC_PAD_CTL1,   0x000A0000);
4377 +    sdr_write32(MSDC_PAD_CTL2,   0x000A0000);
4378 +    // sdr_write32(MSDC_PAD_TUNE,   0x00000000);
4379 +    sdr_write32(MSDC_PAD_TUNE,   0x84101010);          // for MT7620 E2 and afterward
4380 +    // sdr_write32(MSDC_DAT_RDDLY0, 0x00000000);
4381 +    sdr_write32(MSDC_DAT_RDDLY0, 0x10101010);          // for MT7620 E2 and afterward
4382 +    sdr_write32(MSDC_DAT_RDDLY1, 0x00000000);
4383 +    sdr_write32(MSDC_IOCON,      0x00000000);
4384 +#if 0 // use MT7620 default value: 0x403c004f
4385 +    sdr_write32(MSDC_PATCH_BIT0, 0x003C000F); /* bit0 modified: Rx Data Clock Source: 1 -> 2.0*/
4386 +#endif
4387 +
4388 +    if (sdr_read32(MSDC_ECO_VER) >= 4) {
4389 +        if (host->id == 1) {
4390 +            sdr_set_field(MSDC_PATCH_BIT1, MSDC_PATCH_BIT1_WRDAT_CRCS, 1);
4391 +            sdr_set_field(MSDC_PATCH_BIT1, MSDC_PATCH_BIT1_CMD_RSP,    1);
4392 +
4393 +            /* internal clock: latch read data */
4394 +            sdr_set_bits(MSDC_PATCH_BIT0, MSDC_PATCH_BIT_CKGEN_CK);
4395 +        }
4396 +    }
4397 +#endif
4398 +
4399 +    /* for safety, should clear SDC_CFG.SDIO_INT_DET_EN & set SDC_CFG.SDIO in
4400 +       pre-loader,uboot,kernel drivers. and SDC_CFG.SDIO_INT_DET_EN will be only
4401 +       set when kernel driver wants to use SDIO bus interrupt */
4402 +    /* Configure to enable SDIO mode. it's must otherwise sdio cmd5 failed */
4403 +    sdr_set_bits(SDC_CFG, SDC_CFG_SDIO);
4404 +
4405 +    /* disable detect SDIO device interupt function */
4406 +    sdr_clr_bits(SDC_CFG, SDC_CFG_SDIOIDE);
4407 +
4408 +    /* eneable SMT for glitch filter */
4409 +    sdr_set_bits(MSDC_PAD_CTL0, MSDC_PAD_CTL0_CLKSMT);
4410 +    sdr_set_bits(MSDC_PAD_CTL1, MSDC_PAD_CTL1_CMDSMT);
4411 +    sdr_set_bits(MSDC_PAD_CTL2, MSDC_PAD_CTL2_DATSMT);
4412 +
4413 +#if 1
4414 +    /* set clk, cmd, dat pad driving */
4415 +    sdr_set_field(MSDC_PAD_CTL0, MSDC_PAD_CTL0_CLKDRVN, hw->clk_drv);
4416 +    sdr_set_field(MSDC_PAD_CTL0, MSDC_PAD_CTL0_CLKDRVP, hw->clk_drv);
4417 +    sdr_set_field(MSDC_PAD_CTL1, MSDC_PAD_CTL1_CMDDRVN, hw->cmd_drv);
4418 +    sdr_set_field(MSDC_PAD_CTL1, MSDC_PAD_CTL1_CMDDRVP, hw->cmd_drv);
4419 +    sdr_set_field(MSDC_PAD_CTL2, MSDC_PAD_CTL2_DATDRVN, hw->dat_drv);
4420 +    sdr_set_field(MSDC_PAD_CTL2, MSDC_PAD_CTL2_DATDRVP, hw->dat_drv);
4421 +#else
4422 +    sdr_set_field(MSDC_PAD_CTL0, MSDC_PAD_CTL0_CLKDRVN, 0);
4423 +    sdr_set_field(MSDC_PAD_CTL0, MSDC_PAD_CTL0_CLKDRVP, 0);
4424 +    sdr_set_field(MSDC_PAD_CTL1, MSDC_PAD_CTL1_CMDDRVN, 0);
4425 +    sdr_set_field(MSDC_PAD_CTL1, MSDC_PAD_CTL1_CMDDRVP, 0);
4426 +    sdr_set_field(MSDC_PAD_CTL2, MSDC_PAD_CTL2_DATDRVN, 0);
4427 +    sdr_set_field(MSDC_PAD_CTL2, MSDC_PAD_CTL2_DATDRVP, 0);
4428 +#endif
4429 +
4430 +    /* set sampling edge */
4431 +
4432 +    /* write crc timeout detection */
4433 +    sdr_set_field(MSDC_PATCH_BIT0, 1 << 30, 1);
4434 +
4435 +    /* Configure to default data timeout */
4436 +    sdr_set_field(SDC_CFG, SDC_CFG_DTOC, DEFAULT_DTOC);
4437 +
4438 +    msdc_set_buswidth(host, MMC_BUS_WIDTH_1);
4439 +
4440 +    N_MSG(FUC, "init hardware done!");
4441 +}
4442 +
4443 +/* called by msdc_drv_remove */
4444 +static void msdc_deinit_hw(struct msdc_host *host)
4445 +{
4446 +    u32 base = host->base;
4447 +
4448 +    /* Disable and clear all interrupts */
4449 +    sdr_clr_bits(MSDC_INTEN, sdr_read32(MSDC_INTEN));
4450 +    sdr_write32(MSDC_INT, sdr_read32(MSDC_INT));
4451 +
4452 +    /* Disable card detection */
4453 +    msdc_enable_cd_irq(host, 0);
4454 +    // msdc_set_power_mode(host, MMC_POWER_OFF);   /* make sure power down */ /* --- by chhung */
4455 +}
4456 +
4457 +/* init gpd and bd list in msdc_drv_probe */
4458 +static void msdc_init_gpd_bd(struct msdc_host *host, struct msdc_dma *dma)
4459 +{
4460 +    gpd_t *gpd = dma->gpd;
4461 +    bd_t  *bd  = dma->bd;
4462 +    bd_t  *ptr, *prev;
4463 +
4464 +    /* we just support one gpd */
4465 +    int bdlen = MAX_BD_PER_GPD;
4466 +
4467 +    /* init the 2 gpd */
4468 +    memset(gpd, 0, sizeof(gpd_t) * 2);
4469 +    //gpd->next = (void *)virt_to_phys(gpd + 1); /* pointer to a null gpd, bug! kmalloc <-> virt_to_phys */
4470 +    //gpd->next = (dma->gpd_addr + 1);    /* bug */
4471 +    gpd->next = (void *)((u32)dma->gpd_addr + sizeof(gpd_t));
4472 +
4473 +    //gpd->intr = 0;
4474 +    gpd->bdp  = 1;   /* hwo, cs, bd pointer */
4475 +    //gpd->ptr  = (void*)virt_to_phys(bd);
4476 +    gpd->ptr = (void *)dma->bd_addr; /* physical address */
4477 +
4478 +    memset(bd, 0, sizeof(bd_t) * bdlen);
4479 +    ptr = bd + bdlen - 1;
4480 +    //ptr->eol  = 1;  /* 0 or 1 [Fix me]*/
4481 +    //ptr->next = 0;
4482 +
4483 +    while (ptr != bd) {
4484 +        prev = ptr - 1;
4485 +        prev->next = (void *)(dma->bd_addr + sizeof(bd_t) *(ptr - bd));
4486 +        ptr = prev;
4487 +    }
4488 +}
4489 +
4490 +static int msdc_drv_probe(struct platform_device *pdev)
4491 +{
4492 +    struct resource *res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
4493 +    __iomem void *base;
4494 +    struct mmc_host *mmc;
4495 +    struct resource *mem;
4496 +    struct msdc_host *host;
4497 +    struct msdc_hw *hw;
4498 +    int ret, irq;
4499 +
4500 +    pdev->dev.platform_data = &msdc0_hw;
4501 +
4502 +    /* Allocate MMC host for this device */
4503 +    mmc = mmc_alloc_host(sizeof(struct msdc_host), &pdev->dev);
4504 +    if (!mmc) return -ENOMEM;
4505 +
4506 +    hw   = (struct msdc_hw*)pdev->dev.platform_data;
4507 +    mem  = platform_get_resource(pdev, IORESOURCE_MEM, 0);
4508 +    irq  = platform_get_irq(pdev, 0);
4509 +
4510 +    //BUG_ON((!hw) || (!mem) || (irq < 0)); /* --- by chhung */
4511 +
4512 +    base = devm_ioremap_resource(&pdev->dev, res);
4513 +    if (IS_ERR(base))
4514 +        return PTR_ERR(base);
4515 +
4516 +    /* Set host parameters to mmc */
4517 +    mmc->ops        = &mt_msdc_ops;
4518 +    mmc->f_min      = HOST_MIN_MCLK;
4519 +    mmc->f_max      = HOST_MAX_MCLK;
4520 +    mmc->ocr_avail  = MSDC_OCR_AVAIL;
4521 +
4522 +    /* For sd card: MSDC_SYS_SUSPEND | MSDC_WP_PIN_EN | MSDC_CD_PIN_EN | MSDC_REMOVABLE | MSDC_HIGHSPEED,
4523 +       For sdio   : MSDC_EXT_SDIO_IRQ | MSDC_HIGHSPEED */
4524 +    if (hw->flags & MSDC_HIGHSPEED) {
4525 +        mmc->caps   = MMC_CAP_MMC_HIGHSPEED | MMC_CAP_SD_HIGHSPEED;
4526 +    }
4527 +    if (hw->data_pins == 4) { /* current data_pins are all 4*/
4528 +        mmc->caps  |= MMC_CAP_4_BIT_DATA;
4529 +    } else if (hw->data_pins == 8) {
4530 +        mmc->caps  |= MMC_CAP_8_BIT_DATA;
4531 +    }
4532 +    if ((hw->flags & MSDC_SDIO_IRQ) || (hw->flags & MSDC_EXT_SDIO_IRQ))
4533 +        mmc->caps |= MMC_CAP_SDIO_IRQ;  /* yes for sdio */
4534 +
4535 +#if defined CONFIG_MTK_MMC_CD_POLL
4536 +    mmc->caps |= MMC_CAP_NEEDS_POLL;
4537 +#endif
4538 +
4539 +    /* MMC core transfer sizes tunable parameters */
4540 +#if LINUX_VERSION_CODE > KERNEL_VERSION(3,10,0)
4541 +    mmc->max_segs      = MAX_HW_SGMTS;
4542 +#else
4543 +    mmc->max_hw_segs   = MAX_HW_SGMTS;
4544 +    mmc->max_phys_segs = MAX_PHY_SGMTS;
4545 +#endif
4546 +    mmc->max_seg_size  = MAX_SGMT_SZ;
4547 +    mmc->max_blk_size  = HOST_MAX_BLKSZ;
4548 +    mmc->max_req_size  = MAX_REQ_SZ;
4549 +    mmc->max_blk_count = mmc->max_req_size;
4550 +
4551 +    host = mmc_priv(mmc);
4552 +    host->hw        = hw;
4553 +    host->mmc       = mmc;
4554 +    host->id        = pdev->id;
4555 +    host->error     = 0;
4556 +    host->irq       = irq;
4557 +    host->base      = (unsigned long) base;
4558 +    host->mclk      = 0;                   /* mclk: the request clock of mmc sub-system */
4559 +    host->hclk      = hclks[hw->clk_src];  /* hclk: clock of clock source to msdc controller */
4560 +    host->sclk      = 0;                   /* sclk: the really clock after divition */
4561 +    host->pm_state  = PMSG_RESUME;
4562 +    host->suspend   = 0;
4563 +    host->core_clkon = 0;
4564 +    host->card_clkon = 0;
4565 +    host->core_power = 0;
4566 +    host->power_mode = MMC_POWER_OFF;
4567 +//    host->card_inserted = hw->flags & MSDC_REMOVABLE ? 0 : 1;
4568 +    host->timeout_ns = 0;
4569 +    host->timeout_clks = DEFAULT_DTOC * 65536;
4570 +
4571 +    host->mrq = NULL;
4572 +    //init_MUTEX(&host->sem); /* we don't need to support multiple threads access */
4573 +
4574 +    host->dma.used_gpd = 0;
4575 +    host->dma.used_bd = 0;
4576 +
4577 +    /* using dma_alloc_coherent*/  /* todo: using 1, for all 4 slots */
4578 +    host->dma.gpd = dma_alloc_coherent(NULL, MAX_GPD_NUM * sizeof(gpd_t), &host->dma.gpd_addr, GFP_KERNEL);
4579 +    host->dma.bd =  dma_alloc_coherent(NULL, MAX_BD_NUM  * sizeof(bd_t),  &host->dma.bd_addr,  GFP_KERNEL);
4580 +    BUG_ON((!host->dma.gpd) || (!host->dma.bd));
4581 +    msdc_init_gpd_bd(host, &host->dma);
4582 +    /*for emmc*/
4583 +    msdc_6575_host[pdev->id] = host;
4584 +
4585 +#if 0
4586 +    tasklet_init(&host->card_tasklet, msdc_tasklet_card, (ulong)host);
4587 +#else
4588 +    INIT_DELAYED_WORK(&host->card_delaywork, msdc_tasklet_card);
4589 +#endif
4590 +    spin_lock_init(&host->lock);
4591 +    msdc_init_hw(host);
4592 +
4593 +    ret = request_irq((unsigned int)irq, msdc_irq, IRQF_TRIGGER_LOW, dev_name(&pdev->dev), host);
4594 +    if (ret) goto release;
4595 +    // mt65xx_irq_unmask(irq); /* --- by chhung */
4596 +
4597 +    if (hw->flags & MSDC_CD_PIN_EN) { /* not set for sdio */
4598 +        if (hw->request_cd_eirq) { /* not set for MT6575 */
4599 +            hw->request_cd_eirq(msdc_eirq_cd, (void*)host); /* msdc_eirq_cd will not be used! */
4600 +        }
4601 +    }
4602 +
4603 +    if (hw->request_sdio_eirq) /* set to combo_sdio_request_eirq() for WIFI */
4604 +        hw->request_sdio_eirq(msdc_eirq_sdio, (void*)host); /* msdc_eirq_sdio() will be called when EIRQ */
4605 +
4606 +    if (hw->register_pm) {/* yes for sdio */
4607 +#ifdef CONFIG_PM
4608 +        hw->register_pm(msdc_pm, (void*)host);  /* combo_sdio_register_pm() */
4609 +#endif
4610 +        if(hw->flags & MSDC_SYS_SUSPEND) { /* will not set for WIFI */
4611 +            ERR_MSG("MSDC_SYS_SUSPEND and register_pm both set");
4612 +        }
4613 +        //mmc->pm_flags |= MMC_PM_IGNORE_PM_NOTIFY; /* pm not controlled by system but by client. */ /* --- by chhung */
4614 +    }
4615 +
4616 +    platform_set_drvdata(pdev, mmc);
4617 +
4618 +    ret = mmc_add_host(mmc);
4619 +    if (ret) goto free_irq;
4620 +
4621 +    /* Config card detection pin and enable interrupts */
4622 +    if (hw->flags & MSDC_CD_PIN_EN) {  /* set for card */
4623 +        msdc_enable_cd_irq(host, 1);
4624 +    } else {
4625 +        msdc_enable_cd_irq(host, 0);
4626 +    }
4627 +
4628 +    return 0;
4629 +
4630 +free_irq:
4631 +    free_irq(irq, host);
4632 +release:
4633 +    platform_set_drvdata(pdev, NULL);
4634 +    msdc_deinit_hw(host);
4635 +
4636 +#if 0
4637 +    tasklet_kill(&host->card_tasklet);
4638 +#else
4639 +    cancel_delayed_work_sync(&host->card_delaywork);
4640 +#endif
4641 +
4642 +    if (mem)
4643 +        release_mem_region(mem->start, mem->end - mem->start + 1);
4644 +
4645 +    mmc_free_host(mmc);
4646 +
4647 +    return ret;
4648 +}
4649 +
4650 +/* 4 device share one driver, using "drvdata" to show difference */
4651 +static int msdc_drv_remove(struct platform_device *pdev)
4652 +{
4653 +    struct mmc_host *mmc;
4654 +    struct msdc_host *host;
4655 +    struct resource *mem;
4656 +
4657 +    mmc  = platform_get_drvdata(pdev);
4658 +    BUG_ON(!mmc);
4659 +
4660 +    host = mmc_priv(mmc);
4661 +    BUG_ON(!host);
4662 +
4663 +    ERR_MSG("removed !!!");
4664 +
4665 +    platform_set_drvdata(pdev, NULL);
4666 +    mmc_remove_host(host->mmc);
4667 +    msdc_deinit_hw(host);
4668 +
4669 +#if 0
4670 +    tasklet_kill(&host->card_tasklet);
4671 +#else
4672 +    cancel_delayed_work_sync(&host->card_delaywork);
4673 +#endif
4674 +    free_irq(host->irq, host);
4675 +
4676 +    dma_free_coherent(NULL, MAX_GPD_NUM * sizeof(gpd_t), host->dma.gpd, host->dma.gpd_addr);
4677 +    dma_free_coherent(NULL, MAX_BD_NUM  * sizeof(bd_t),  host->dma.bd,  host->dma.bd_addr);
4678 +
4679 +    mem = platform_get_resource(pdev, IORESOURCE_MEM, 0);
4680 +
4681 +    if (mem)
4682 +        release_mem_region(mem->start, mem->end - mem->start + 1);
4683 +
4684 +    mmc_free_host(host->mmc);
4685 +
4686 +    return 0;
4687 +}
4688 +
4689 +/* Fix me: Power Flow */
4690 +#ifdef CONFIG_PM
4691 +static int msdc_drv_suspend(struct platform_device *pdev, pm_message_t state)
4692 +{
4693 +    int ret = 0;
4694 +    struct mmc_host *mmc = platform_get_drvdata(pdev);
4695 +    struct msdc_host *host = mmc_priv(mmc);
4696 +
4697 +    if (mmc && state.event == PM_EVENT_SUSPEND && (host->hw->flags & MSDC_SYS_SUSPEND)) { /* will set for card */
4698 +        msdc_pm(state, (void*)host);
4699 +    }
4700 +
4701 +    return ret;
4702 +}
4703 +
4704 +static int msdc_drv_resume(struct platform_device *pdev)
4705 +{
4706 +    int ret = 0;
4707 +    struct mmc_host *mmc = platform_get_drvdata(pdev);
4708 +    struct msdc_host *host = mmc_priv(mmc);
4709 +    struct pm_message state;
4710 +
4711 +    state.event = PM_EVENT_RESUME;
4712 +    if (mmc && (host->hw->flags & MSDC_SYS_SUSPEND)) {/* will set for card */
4713 +        msdc_pm(state, (void*)host);
4714 +    }
4715 +
4716 +    /* This mean WIFI not controller by PM */
4717 +
4718 +    return ret;
4719 +}
4720 +#endif
4721 +
4722 +static const struct of_device_id mt7620_sdhci_match[] = {
4723 +       { .compatible = "ralink,mt7620-sdhci" },
4724 +       {},
4725 +};
4726 +MODULE_DEVICE_TABLE(of, rt288x_wdt_match);
4727 +
4728 +static struct platform_driver mt_msdc_driver = {
4729 +    .probe   = msdc_drv_probe,
4730 +    .remove  = msdc_drv_remove,
4731 +#ifdef CONFIG_PM
4732 +    .suspend = msdc_drv_suspend,
4733 +    .resume  = msdc_drv_resume,
4734 +#endif
4735 +    .driver  = {
4736 +        .name  = DRV_NAME,
4737 +        .owner = THIS_MODULE,
4738 +       .of_match_table = mt7620_sdhci_match,
4739 +    },
4740 +};
4741 +
4742 +/*--------------------------------------------------------------------------*/
4743 +/* module init/exit                                                      */
4744 +/*--------------------------------------------------------------------------*/
4745 +static int __init mt_msdc_init(void)
4746 +{
4747 +    int ret;
4748 +/* +++ by chhung */
4749 +    u32 reg;
4750 +
4751 +#if defined (CONFIG_MTD_ANY_RALINK)
4752 +    extern int ra_check_flash_type(void);
4753 +    if(ra_check_flash_type() == 2) { /* NAND */
4754 +           printk("%s: !!!!! SDXC Module Initialize Fail !!!!!", __func__);
4755 +           return 0;
4756 +    }
4757 +#endif
4758 +    printk("MTK MSDC device init.\n");
4759 +    mtk_sd_device.dev.platform_data = &msdc0_hw;
4760 +if (ralink_soc == MT762X_SOC_MT7620A || ralink_soc == MT762X_SOC_MT7621AT) {
4761 +//#if defined (CONFIG_RALINK_MT7620) || defined (CONFIG_RALINK_MT7621)
4762 +    reg = sdr_read32((volatile u32*)(RALINK_SYSCTL_BASE + 0x60)) & ~(0x3<<18);
4763 +//#if defined (CONFIG_RALINK_MT7620)
4764 +       if (ralink_soc == MT762X_SOC_MT7620A)
4765 +               reg |= 0x1<<18;
4766 +//#endif
4767 +} else {
4768 +//#elif defined (CONFIG_RALINK_MT7628)
4769 +    /* TODO: maybe omitted when RAether already toggle AGPIO_CFG */
4770 +    reg = sdr_read32((volatile u32*)(RALINK_SYSCTL_BASE + 0x3c));
4771 +    reg |= 0x1e << 16;
4772 +    sdr_write32((volatile u32*)(RALINK_SYSCTL_BASE + 0x3c), reg);
4773 +
4774 +    reg = sdr_read32((volatile u32*)(RALINK_SYSCTL_BASE + 0x60)) & ~(0x3<<10);
4775 +#if defined (CONFIG_MTK_MMC_EMMC_8BIT)
4776 +    reg |= 0x3<<26 | 0x3<<28 | 0x3<<30;
4777 +    msdc0_hw.data_pins      = 8,
4778 +#endif
4779 +//#endif
4780 +}
4781 +    sdr_write32((volatile u32*)(RALINK_SYSCTL_BASE + 0x60), reg);
4782 +    //platform_device_register(&mtk_sd_device);
4783 +/* end of +++ */
4784 +
4785 +    ret = platform_driver_register(&mt_msdc_driver);
4786 +    if (ret) {
4787 +        printk(KERN_ERR DRV_NAME ": Can't register driver");
4788 +        return ret;
4789 +    }
4790 +    printk(KERN_INFO DRV_NAME ": MediaTek MT6575 MSDC Driver\n");
4791 +
4792 +#if defined (MT6575_SD_DEBUG)
4793 +    msdc_debug_proc_init();
4794 +#endif
4795 +    return 0;
4796 +}
4797 +
4798 +static void __exit mt_msdc_exit(void)
4799 +{
4800 +//    platform_device_unregister(&mtk_sd_device);
4801 +    platform_driver_unregister(&mt_msdc_driver);
4802 +}
4803 +
4804 +module_init(mt_msdc_init);
4805 +module_exit(mt_msdc_exit);
4806 +MODULE_LICENSE("GPL");
4807 +MODULE_DESCRIPTION("MediaTek MT6575 SD/MMC Card Driver");
4808 +MODULE_AUTHOR("Infinity Chen <infinity.chen@mediatek.com>");
4809 +
4810 +EXPORT_SYMBOL(msdc_6575_host);