ar71xx: merge files-3.2 to files
[openwrt.git] / target / linux / ar71xx / files / drivers / net / ethernet / atheros / ag71xx / ag71xx_mdio.c
1 /*
2  *  Atheros AR71xx built-in ethernet mac driver
3  *
4  *  Copyright (C) 2008-2010 Gabor Juhos <juhosg@openwrt.org>
5  *  Copyright (C) 2008 Imre Kaloz <kaloz@openwrt.org>
6  *
7  *  Based on Atheros' AG7100 driver
8  *
9  *  This program is free software; you can redistribute it and/or modify it
10  *  under the terms of the GNU General Public License version 2 as published
11  *  by the Free Software Foundation.
12  */
13
14 #include "ag71xx.h"
15
16 #define AG71XX_MDIO_RETRY       1000
17 #define AG71XX_MDIO_DELAY       5
18
19 static inline void ag71xx_mdio_wr(struct ag71xx_mdio *am, unsigned reg,
20                                   u32 value)
21 {
22         void __iomem *r;
23
24         r = am->mdio_base + reg;
25         __raw_writel(value, r);
26
27         /* flush write */
28         (void) __raw_readl(r);
29 }
30
31 static inline u32 ag71xx_mdio_rr(struct ag71xx_mdio *am, unsigned reg)
32 {
33         return __raw_readl(am->mdio_base + reg);
34 }
35
36 static void ag71xx_mdio_dump_regs(struct ag71xx_mdio *am)
37 {
38         DBG("%s: mii_cfg=%08x, mii_cmd=%08x, mii_addr=%08x\n",
39                 am->mii_bus->name,
40                 ag71xx_mdio_rr(am, AG71XX_REG_MII_CFG),
41                 ag71xx_mdio_rr(am, AG71XX_REG_MII_CMD),
42                 ag71xx_mdio_rr(am, AG71XX_REG_MII_ADDR));
43         DBG("%s: mii_ctrl=%08x, mii_status=%08x, mii_ind=%08x\n",
44                 am->mii_bus->name,
45                 ag71xx_mdio_rr(am, AG71XX_REG_MII_CTRL),
46                 ag71xx_mdio_rr(am, AG71XX_REG_MII_STATUS),
47                 ag71xx_mdio_rr(am, AG71XX_REG_MII_IND));
48 }
49
50 int ag71xx_mdio_mii_read(struct ag71xx_mdio *am, int addr, int reg)
51 {
52         int ret;
53         int i;
54
55         ag71xx_mdio_wr(am, AG71XX_REG_MII_CMD, MII_CMD_WRITE);
56         ag71xx_mdio_wr(am, AG71XX_REG_MII_ADDR,
57                         ((addr & 0xff) << MII_ADDR_SHIFT) | (reg & 0xff));
58         ag71xx_mdio_wr(am, AG71XX_REG_MII_CMD, MII_CMD_READ);
59
60         i = AG71XX_MDIO_RETRY;
61         while (ag71xx_mdio_rr(am, AG71XX_REG_MII_IND) & MII_IND_BUSY) {
62                 if (i-- == 0) {
63                         pr_err("%s: mii_read timed out\n", am->mii_bus->name);
64                         ret = 0xffff;
65                         goto out;
66                 }
67                 udelay(AG71XX_MDIO_DELAY);
68         }
69
70         ret = ag71xx_mdio_rr(am, AG71XX_REG_MII_STATUS) & 0xffff;
71         ag71xx_mdio_wr(am, AG71XX_REG_MII_CMD, MII_CMD_WRITE);
72
73         DBG("mii_read: addr=%04x, reg=%04x, value=%04x\n", addr, reg, ret);
74
75 out:
76         return ret;
77 }
78
79 void ag71xx_mdio_mii_write(struct ag71xx_mdio *am, int addr, int reg, u16 val)
80 {
81         int i;
82
83         DBG("mii_write: addr=%04x, reg=%04x, value=%04x\n", addr, reg, val);
84
85         ag71xx_mdio_wr(am, AG71XX_REG_MII_ADDR,
86                         ((addr & 0xff) << MII_ADDR_SHIFT) | (reg & 0xff));
87         ag71xx_mdio_wr(am, AG71XX_REG_MII_CTRL, val);
88
89         i = AG71XX_MDIO_RETRY;
90         while (ag71xx_mdio_rr(am, AG71XX_REG_MII_IND) & MII_IND_BUSY) {
91                 if (i-- == 0) {
92                         pr_err("%s: mii_write timed out\n", am->mii_bus->name);
93                         break;
94                 }
95                 udelay(AG71XX_MDIO_DELAY);
96         }
97 }
98
99 static int ag71xx_mdio_reset(struct mii_bus *bus)
100 {
101         struct ag71xx_mdio *am = bus->priv;
102         u32 t;
103
104         if (am->pdata->is_ar7240)
105                 t = MII_CFG_CLK_DIV_6;
106         else
107                 t = MII_CFG_CLK_DIV_28;
108
109         ag71xx_mdio_wr(am, AG71XX_REG_MII_CFG, t | MII_CFG_RESET);
110         udelay(100);
111
112         ag71xx_mdio_wr(am, AG71XX_REG_MII_CFG, t);
113         udelay(100);
114
115         return 0;
116 }
117
118 static int ag71xx_mdio_read(struct mii_bus *bus, int addr, int reg)
119 {
120         struct ag71xx_mdio *am = bus->priv;
121
122         if (am->pdata->is_ar7240)
123                 return ar7240sw_phy_read(bus, addr, reg);
124         else
125                 return ag71xx_mdio_mii_read(am, addr, reg);
126 }
127
128 static int ag71xx_mdio_write(struct mii_bus *bus, int addr, int reg, u16 val)
129 {
130         struct ag71xx_mdio *am = bus->priv;
131
132         if (am->pdata->is_ar7240)
133                 ar7240sw_phy_write(bus, addr, reg, val);
134         else
135                 ag71xx_mdio_mii_write(am, addr, reg, val);
136         return 0;
137 }
138
139 static int __devinit ag71xx_mdio_probe(struct platform_device *pdev)
140 {
141         struct ag71xx_mdio_platform_data *pdata;
142         struct ag71xx_mdio *am;
143         struct resource *res;
144         int i;
145         int err;
146
147         pdata = pdev->dev.platform_data;
148         if (!pdata) {
149                 dev_err(&pdev->dev, "no platform data specified\n");
150                 return -EINVAL;
151         }
152
153         am = kzalloc(sizeof(*am), GFP_KERNEL);
154         if (!am) {
155                 err = -ENOMEM;
156                 goto err_out;
157         }
158
159         am->pdata = pdata;
160
161         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
162         if (!res) {
163                 dev_err(&pdev->dev, "no iomem resource found\n");
164                 err = -ENXIO;
165                 goto err_out;
166         }
167
168         am->mdio_base = ioremap_nocache(res->start, res->end - res->start + 1);
169         if (!am->mdio_base) {
170                 dev_err(&pdev->dev, "unable to ioremap registers\n");
171                 err = -ENOMEM;
172                 goto err_free_mdio;
173         }
174
175         am->mii_bus = mdiobus_alloc();
176         if (am->mii_bus == NULL) {
177                 err = -ENOMEM;
178                 goto err_iounmap;
179         }
180
181         am->mii_bus->name = "ag71xx_mdio";
182         am->mii_bus->read = ag71xx_mdio_read;
183         am->mii_bus->write = ag71xx_mdio_write;
184         am->mii_bus->reset = ag71xx_mdio_reset;
185         am->mii_bus->irq = am->mii_irq;
186         am->mii_bus->priv = am;
187         am->mii_bus->parent = &pdev->dev;
188         snprintf(am->mii_bus->id, MII_BUS_ID_SIZE, "%s", dev_name(&pdev->dev));
189         am->mii_bus->phy_mask = pdata->phy_mask;
190
191         for (i = 0; i < PHY_MAX_ADDR; i++)
192                 am->mii_irq[i] = PHY_POLL;
193
194         ag71xx_mdio_wr(am, AG71XX_REG_MAC_CFG1, 0);
195
196         err = mdiobus_register(am->mii_bus);
197         if (err)
198                 goto err_free_bus;
199
200         ag71xx_mdio_dump_regs(am);
201
202         platform_set_drvdata(pdev, am);
203         return 0;
204
205 err_free_bus:
206         mdiobus_free(am->mii_bus);
207 err_iounmap:
208         iounmap(am->mdio_base);
209 err_free_mdio:
210         kfree(am);
211 err_out:
212         return err;
213 }
214
215 static int __devexit ag71xx_mdio_remove(struct platform_device *pdev)
216 {
217         struct ag71xx_mdio *am = platform_get_drvdata(pdev);
218
219         if (am) {
220                 mdiobus_unregister(am->mii_bus);
221                 mdiobus_free(am->mii_bus);
222                 iounmap(am->mdio_base);
223                 kfree(am);
224                 platform_set_drvdata(pdev, NULL);
225         }
226
227         return 0;
228 }
229
230 static struct platform_driver ag71xx_mdio_driver = {
231         .probe          = ag71xx_mdio_probe,
232         .remove         = __exit_p(ag71xx_mdio_remove),
233         .driver = {
234                 .name   = "ag71xx-mdio",
235         }
236 };
237
238 int __init ag71xx_mdio_driver_init(void)
239 {
240         return platform_driver_register(&ag71xx_mdio_driver);
241 }
242
243 void ag71xx_mdio_driver_exit(void)
244 {
245         platform_driver_unregister(&ag71xx_mdio_driver);
246 }